board_f: Drop return value from initdram()
[oweals/u-boot.git] / board / tqc / tqm5200 / tqm5200.c
1 /*
2  * (C) Copyright 2003-2006
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * (C) Copyright 2004
6  * Mark Jonas, Freescale Semiconductor, mark.jonas@motorola.com.
7  *
8  * (C) Copyright 2004-2006
9  * Martin Krause, TQ-Systems GmbH, martin.krause@tqs.de
10  *
11  * SPDX-License-Identifier:     GPL-2.0+
12  */
13
14 #include <common.h>
15 #include <console.h>
16 #include <mpc5xxx.h>
17 #include <pci.h>
18 #include <asm/processor.h>
19 #include <libfdt.h>
20 #include <netdev.h>
21 #include <video.h>
22
23 #ifdef CONFIG_VIDEO_SM501
24 #include <sm501.h>
25 #endif
26
27 #if defined(CONFIG_MPC5200_DDR)
28 #include "mt46v16m16-75.h"
29 #else
30 #include "mt48lc16m16a2-75.h"
31 #endif
32
33 #ifdef CONFIG_OF_LIBFDT
34 #include <fdt_support.h>
35 #endif /* CONFIG_OF_LIBFDT */
36
37 DECLARE_GLOBAL_DATA_PTR;
38
39 #ifdef CONFIG_PS2MULT
40 void ps2mult_early_init(void);
41 #endif
42
43 #if defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP) && \
44     defined(CONFIG_VIDEO)
45 /*
46  * EDID block has been generated using Phoenix EDID Designer 1.3.
47  * This tool creates a text file containing:
48  *
49  * EDID BYTES:
50  *
51  * 0x   00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F
52  *     ------------------------------------------------
53  *     00 | 00 FF FF FF FF FF FF 00 04 21 00 00 00 00 00 00
54  *     10 | 01 00 01 03 00 00 00 00 00 00 00 00 00 00 00 00
55  *     20 | 00 00 00 21 00 00 01 01 01 01 01 01 01 01 01 01
56  *     30 | 01 01 01 01 01 01 64 00 00 00 00 00 00 00 00 00
57  *     40 | 00 00 00 00 00 00 00 00 00 00 00 10 00 00 00 00
58  *     50 | 00 00 00 00 00 00 00 00 00 00 00 00 00 10 00 00
59  *     60 | 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 10
60  *     70 | 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 17
61  *
62  * Then this data has been manually converted to the char
63  * array below.
64  */
65 static unsigned char edid_buf[128] = {
66         0x00, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x00,
67         0x04, 0x21, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68         0x01, 0x00, 0x01, 0x03, 0x00, 0x00, 0x00, 0x00,
69         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70         0x00, 0x00, 0x00, 0x21, 0x00, 0x00, 0x01, 0x01,
71         0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x01,
72         0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x64, 0x00,
73         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
74         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
75         0x00, 0x00, 0x00, 0x10, 0x00, 0x00, 0x00, 0x00,
76         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
77         0x00, 0x00, 0x00, 0x00, 0x00, 0x10, 0x00, 0x00,
78         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
79         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x10,
80         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
81         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x17,
82 };
83 #endif
84
85 #ifndef CONFIG_SYS_RAMBOOT
86 static void sdram_start (int hi_addr)
87 {
88         long hi_addr_bit = hi_addr ? 0x01000000 : 0;
89
90         /* unlock mode register */
91         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000000 |
92                 hi_addr_bit;
93         __asm__ volatile ("sync");
94
95         /* precharge all banks */
96         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
97                 hi_addr_bit;
98         __asm__ volatile ("sync");
99
100 #if SDRAM_DDR
101         /* set mode register: extended mode */
102         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_EMODE;
103         __asm__ volatile ("sync");
104
105         /* set mode register: reset DLL */
106         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE | 0x04000000;
107         __asm__ volatile ("sync");
108 #endif
109
110         /* precharge all banks */
111         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
112                 hi_addr_bit;
113         __asm__ volatile ("sync");
114
115         /* auto refresh */
116         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000004 |
117                 hi_addr_bit;
118         __asm__ volatile ("sync");
119
120         /* set mode register */
121         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE;
122         __asm__ volatile ("sync");
123
124         /* normal operation */
125         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | hi_addr_bit;
126         __asm__ volatile ("sync");
127 }
128 #endif
129
130 /*
131  * ATTENTION: Although partially referenced initdram does NOT make real use
132  *            use of CONFIG_SYS_SDRAM_BASE. The code does not work if CONFIG_SYS_SDRAM_BASE
133  *            is something else than 0x00000000.
134  */
135
136 int initdram(void)
137 {
138         ulong dramsize = 0;
139         ulong dramsize2 = 0;
140         uint svr, pvr;
141
142 #ifndef CONFIG_SYS_RAMBOOT
143         ulong test1, test2;
144
145         /* setup SDRAM chip selects */
146         *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x0000001c; /* 512MB at 0x0 */
147         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = 0x40000000; /* disabled */
148         __asm__ volatile ("sync");
149
150         /* setup config registers */
151         *(vu_long *)MPC5XXX_SDRAM_CONFIG1 = SDRAM_CONFIG1;
152         *(vu_long *)MPC5XXX_SDRAM_CONFIG2 = SDRAM_CONFIG2;
153         __asm__ volatile ("sync");
154
155 #if SDRAM_DDR
156         /* set tap delay */
157         *(vu_long *)MPC5XXX_CDM_PORCFG = SDRAM_TAPDELAY;
158         __asm__ volatile ("sync");
159 #endif
160
161         /* find RAM size using SDRAM CS0 only */
162         sdram_start(0);
163         test1 = get_ram_size((long *)CONFIG_SYS_SDRAM_BASE, 0x20000000);
164         sdram_start(1);
165         test2 = get_ram_size((long *)CONFIG_SYS_SDRAM_BASE, 0x20000000);
166         if (test1 > test2) {
167                 sdram_start(0);
168                 dramsize = test1;
169         } else {
170                 dramsize = test2;
171         }
172
173         /* memory smaller than 1MB is impossible */
174         if (dramsize < (1 << 20)) {
175                 dramsize = 0;
176         }
177
178         /* set SDRAM CS0 size according to the amount of RAM found */
179         if (dramsize > 0) {
180                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x13 +
181                         __builtin_ffs(dramsize >> 20) - 1;
182         } else {
183                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0; /* disabled */
184         }
185
186         /* let SDRAM CS1 start right after CS0 */
187         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize + 0x0000001c; /* 512MB */
188
189         /* find RAM size using SDRAM CS1 only */
190         if (!dramsize)
191                 sdram_start(0);
192         test2 = test1 = get_ram_size((long *)(CONFIG_SYS_SDRAM_BASE + dramsize), 0x20000000);
193         if (!dramsize) {
194                 sdram_start(1);
195                 test2 = get_ram_size((long *)(CONFIG_SYS_SDRAM_BASE + dramsize), 0x20000000);
196         }
197         if (test1 > test2) {
198                 sdram_start(0);
199                 dramsize2 = test1;
200         } else {
201                 dramsize2 = test2;
202         }
203
204         /* memory smaller than 1MB is impossible */
205         if (dramsize2 < (1 << 20)) {
206                 dramsize2 = 0;
207         }
208
209         /* set SDRAM CS1 size according to the amount of RAM found */
210         if (dramsize2 > 0) {
211                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize
212                         | (0x13 + __builtin_ffs(dramsize2 >> 20) - 1);
213         } else {
214                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize; /* disabled */
215         }
216
217 #else /* CONFIG_SYS_RAMBOOT */
218
219         /* retrieve size of memory connected to SDRAM CS0 */
220         dramsize = *(vu_long *)MPC5XXX_SDRAM_CS0CFG & 0xFF;
221         if (dramsize >= 0x13) {
222                 dramsize = (1 << (dramsize - 0x13)) << 20;
223         } else {
224                 dramsize = 0;
225         }
226
227         /* retrieve size of memory connected to SDRAM CS1 */
228         dramsize2 = *(vu_long *)MPC5XXX_SDRAM_CS1CFG & 0xFF;
229         if (dramsize2 >= 0x13) {
230                 dramsize2 = (1 << (dramsize2 - 0x13)) << 20;
231         } else {
232                 dramsize2 = 0;
233         }
234 #endif /* CONFIG_SYS_RAMBOOT */
235
236         /*
237          * On MPC5200B we need to set the special configuration delay in the
238          * DDR controller. Please refer to Freescale's AN3221 "MPC5200B SDRAM
239          * Initialization and Configuration", 3.3.1 SDelay--MBAR + 0x0190:
240          *
241          * "The SDelay should be written to a value of 0x00000004. It is
242          * required to account for changes caused by normal wafer processing
243          * parameters."
244          */
245         svr = get_svr();
246         pvr = get_pvr();
247         if ((SVR_MJREV(svr) >= 2) &&
248             (PVR_MAJ(pvr) == 1) && (PVR_MIN(pvr) == 4)) {
249
250                 *(vu_long *)MPC5XXX_SDRAM_SDELAY = 0x04;
251                 __asm__ volatile ("sync");
252         }
253
254 #if defined(CONFIG_TQM5200_B)
255         gd->ram_size = dramsize + dramsize2;
256 #else
257         gd->ram_size = dramsize;
258 #endif /* CONFIG_TQM5200_B */
259
260         return 0;
261 }
262
263 int checkboard (void)
264 {
265 #if defined(CONFIG_TQM5200S)
266 # define MODULE_NAME    "TQM5200S"
267 #else
268 # define MODULE_NAME    "TQM5200"
269 #endif
270
271 #if defined(CONFIG_STK52XX)
272 # define CARRIER_NAME   "STK52xx"
273 #elif defined(CONFIG_CAM5200)
274 # define CARRIER_NAME   "CAM5200"
275 #elif defined(CONFIG_FO300)
276 # define CARRIER_NAME   "FO300"
277 #elif defined(CONFIG_CHARON)
278 # define CARRIER_NAME   "CHARON"
279 #else
280 # error "UNKNOWN"
281 #endif
282
283         puts (  "Board: " MODULE_NAME " (TQ-Components GmbH)\n"
284                 "       on a " CARRIER_NAME " carrier board\n");
285
286         return 0;
287 }
288
289 #undef MODULE_NAME
290 #undef CARRIER_NAME
291
292 void flash_preinit(void)
293 {
294         /*
295          * Now, when we are in RAM, enable flash write
296          * access for detection process.
297          * Note that CS_BOOT cannot be cleared when
298          * executing in flash.
299          */
300         *(vu_long *)MPC5XXX_BOOTCS_CFG &= ~0x1; /* clear RO */
301 }
302
303
304 #ifdef  CONFIG_PCI
305 static struct pci_controller hose;
306
307 extern void pci_mpc5xxx_init(struct pci_controller *);
308
309 void pci_init_board(void)
310 {
311         pci_mpc5xxx_init(&hose);
312 }
313 #endif
314
315 #if defined(CONFIG_CMD_IDE) && defined(CONFIG_IDE_RESET)
316
317 #if defined (CONFIG_MINIFAP)
318 #define SM501_POWER_MODE0_GATE          0x00000040UL
319 #define SM501_POWER_MODE1_GATE          0x00000048UL
320 #define POWER_MODE_GATE_GPIO_PWM_I2C    0x00000040UL
321 #define SM501_GPIO_DATA_DIR_HIGH        0x0001000CUL
322 #define SM501_GPIO_DATA_HIGH            0x00010004UL
323 #define SM501_GPIO_51                   0x00080000UL
324 #endif /* CONFIG MINIFAP */
325
326 void init_ide_reset (void)
327 {
328         debug ("init_ide_reset\n");
329
330 #if defined (CONFIG_MINIFAP)
331         /* Configure GPIO_51 of the SM501 grafic controller as ATA reset */
332
333         /* enable GPIO control (in both power modes) */
334         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE0_GATE) |=
335                 POWER_MODE_GATE_GPIO_PWM_I2C;
336         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE1_GATE) |=
337                 POWER_MODE_GATE_GPIO_PWM_I2C;
338         /* configure GPIO51 as output */
339         *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_DIR_HIGH) |=
340                 SM501_GPIO_51;
341 #else
342         /* Configure PSC1_4 as GPIO output for ATA reset */
343         *(vu_long *) MPC5XXX_WU_GPIO_ENABLE |= GPIO_PSC1_4;
344         *(vu_long *) MPC5XXX_WU_GPIO_DIR    |= GPIO_PSC1_4;
345
346         /* by default the ATA reset is de-asserted */
347         *(vu_long *) MPC5XXX_WU_GPIO_DATA_O |=  GPIO_PSC1_4;
348 #endif
349 }
350
351 void ide_set_reset (int idereset)
352 {
353         debug ("ide_reset(%d)\n", idereset);
354
355 #if defined (CONFIG_MINIFAP)
356         if (idereset) {
357                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) &=
358                         ~SM501_GPIO_51;
359         } else {
360                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) |=
361                         SM501_GPIO_51;
362         }
363 #else
364         if (idereset) {
365                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O &= ~GPIO_PSC1_4;
366         } else {
367                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O |=  GPIO_PSC1_4;
368         }
369 #endif
370 }
371 #endif
372
373 #ifdef CONFIG_POST
374 /*
375  * Reads GPIO pin PSC6_3. A keypress is reported, if PSC6_3 is low. If PSC6_3
376  * is left open, no keypress is detected.
377  */
378 int post_hotkeys_pressed(void)
379 {
380 #ifdef CONFIG_STK52XX
381         struct mpc5xxx_gpio *gpio;
382
383         gpio = (struct mpc5xxx_gpio*) MPC5XXX_GPIO;
384
385         /*
386          * Configure PSC6_0 through PSC6_3 as GPIO.
387          */
388         gpio->port_config &= ~(0x00700000);
389
390         /* Enable GPIO for GPIO_IRDA_1 (IR_USB_CLK pin) = PSC6_3 */
391         gpio->simple_gpioe |= 0x20000000;
392
393         /* Configure GPIO_IRDA_1 as input */
394         gpio->simple_ddr &= ~(0x20000000);
395
396         return ((gpio->simple_ival & 0x20000000) ? 0 : 1);
397 #else
398         return 0;
399 #endif
400 }
401 #endif
402
403 #ifdef CONFIG_BOARD_EARLY_INIT_R
404 int board_early_init_r (void)
405 {
406
407         extern int usb_cpu_init(void);
408
409 #ifdef CONFIG_PS2MULT
410         ps2mult_early_init();
411 #endif /* CONFIG_PS2MULT */
412
413 #if defined(CONFIG_USB_OHCI_NEW) && defined(CONFIG_SYS_USB_OHCI_CPU_INIT)
414         /* Low level USB init, required for proper kernel operation */
415         usb_cpu_init();
416 #endif
417
418         return (0);
419 }
420 #endif
421
422 #ifdef CONFIG_FO300
423 int silent_boot (void)
424 {
425         vu_long timer3_status;
426
427         /* Configure GPT3 as GPIO input */
428         *(vu_long *)MPC5XXX_GPT3_ENABLE = 0x00000004;
429
430         /* Read in TIMER_3 pin status */
431         timer3_status = *(vu_long *)MPC5XXX_GPT3_STATUS;
432
433 #ifdef FO300_SILENT_CONSOLE_WHEN_S1_CLOSED
434         /* Force silent console mode if S1 switch
435          * is in closed position (TIMER_3 pin status is LOW). */
436         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 0)
437                 return 1;
438 #else
439         /* Force silent console mode if S1 switch
440          * is in open position (TIMER_3 pin status is HIGH). */
441         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 1)
442                 return 1;
443 #endif
444
445         return 0;
446 }
447
448 int board_early_init_f (void)
449 {
450         if (silent_boot())
451                 gd->flags |= GD_FLG_SILENT;
452
453         return 0;
454 }
455 #endif  /* CONFIG_FO300 */
456
457 #if defined(CONFIG_CHARON)
458 #include <i2c.h>
459 #include <asm/io.h>
460
461 /* The TFP410 registers */
462 #define TFP410_REG_VEN_ID_L 0x00
463 #define TFP410_REG_VEN_ID_H 0x01
464 #define TFP410_REG_DEV_ID_L 0x02
465 #define TFP410_REG_DEV_ID_H 0x03
466 #define TFP410_REG_REV_ID 0x04
467
468 #define TFP410_REG_CTL_1_MODE 0x08
469 #define TFP410_REG_CTL_2_MODE 0x09
470 #define TFP410_REG_CTL_3_MODE 0x0A
471
472 #define TFP410_REG_CFG 0x0B
473
474 #define TFP410_REG_DE_DLY 0x32
475 #define TFP410_REG_DE_CTL 0x33
476 #define TFP410_REG_DE_TOP 0x34
477 #define TFP410_REG_DE_CNT_L 0x36
478 #define TFP410_REG_DE_CNT_H 0x37
479 #define TFP410_REG_DE_LIN_L 0x38
480 #define TFP410_REG_DE_LIN_H 0x39
481
482 #define TFP410_REG_H_RES_L 0x3A
483 #define TFP410_REG_H_RES_H 0x3B
484 #define TFP410_REG_V_RES_L 0x3C
485 #define TFP410_REG_V_RES_H 0x3D
486
487 static int tfp410_read_reg(int reg, uchar *buf)
488 {
489         if (i2c_read(CONFIG_SYS_TFP410_ADDR, reg, 1, buf, 1) != 0) {
490                 puts ("Error reading the chip.\n");
491                 return 1;
492         }
493         return 0;
494 }
495
496 static int tfp410_write_reg(int reg, uchar buf)
497 {
498         if (i2c_write(CONFIG_SYS_TFP410_ADDR, reg, 1, &buf, 1) != 0) {
499                 puts ("Error writing the chip.\n");
500                 return 1;
501         }
502         return 0;
503 }
504
505 typedef struct _tfp410_config {
506         int     reg;
507         uchar   val;
508 }TFP410_CONFIG;
509
510 static TFP410_CONFIG tfp410_configtbl[] = {
511         {TFP410_REG_CTL_1_MODE, 0x37},
512         {TFP410_REG_CTL_2_MODE, 0x20},
513         {TFP410_REG_CTL_3_MODE, 0x80},
514         {TFP410_REG_DE_DLY, 0x90},
515         {TFP410_REG_DE_CTL, 0x00},
516         {TFP410_REG_DE_TOP, 0x23},
517         {TFP410_REG_DE_CNT_H, 0x02},
518         {TFP410_REG_DE_CNT_L, 0x80},
519         {TFP410_REG_DE_LIN_H, 0x01},
520         {TFP410_REG_DE_LIN_L, 0xe0},
521         {-1, 0},
522 };
523
524 static int charon_last_stage_init(void)
525 {
526         volatile struct mpc5xxx_lpb *lpb =
527                 (struct mpc5xxx_lpb *) MPC5XXX_LPB;
528         int     oldbus = i2c_get_bus_num();
529         uchar   buf;
530         int     i = 0;
531
532         i2c_set_bus_num(CONFIG_SYS_TFP410_BUS);
533
534         /* check version */
535         if (tfp410_read_reg(TFP410_REG_DEV_ID_H, &buf) != 0)
536                 return -1;
537         if (!(buf & 0x04))
538                 return -1;
539         if (tfp410_read_reg(TFP410_REG_DEV_ID_L, &buf) != 0)
540                 return -1;
541         if (!(buf & 0x10))
542                 return -1;
543         /* OK, now init the chip */
544         while (tfp410_configtbl[i].reg != -1) {
545                 int ret;
546
547                 ret = tfp410_write_reg(tfp410_configtbl[i].reg,
548                                 tfp410_configtbl[i].val);
549                 if (ret != 0)
550                         return -1;
551                 i++;
552         }
553         printf("TFP410 initialized.\n");
554         i2c_set_bus_num(oldbus);
555
556         /* set deadcycle for cs3 to 0 */
557         setbits_be32(&lpb->cs_deadcycle, 0xffffcfff);
558         return 0;
559 }
560 #endif
561
562 int last_stage_init (void)
563 {
564         /*
565          * auto scan for really existing devices and re-set chip select
566          * configuration.
567          */
568         u16 save, tmp;
569         int restore;
570
571         /*
572          * Check for SRAM and SRAM size
573          */
574
575         /* save original SRAM content  */
576         save = *(volatile u16 *)CONFIG_SYS_CS2_START;
577         restore = 1;
578
579         /* write test pattern to SRAM */
580         *(volatile u16 *)CONFIG_SYS_CS2_START = 0xA5A5;
581         __asm__ volatile ("sync");
582         /*
583          * Put a different pattern on the data lines: otherwise they may float
584          * long enough to read back what we wrote.
585          */
586         tmp = *(volatile u16 *)CONFIG_SYS_FLASH_BASE;
587         if (tmp == 0xA5A5)
588                 puts ("!! possible error in SRAM detection\n");
589
590         if (*(volatile u16 *)CONFIG_SYS_CS2_START != 0xA5A5) {
591                 /* no SRAM at all, disable cs */
592                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 18);
593                 *(vu_long *)MPC5XXX_CS2_START = 0x0000FFFF;
594                 *(vu_long *)MPC5XXX_CS2_STOP = 0x0000FFFF;
595                 restore = 0;
596                 __asm__ volatile ("sync");
597         } else if (*(volatile u16 *)(CONFIG_SYS_CS2_START + (1<<19)) == 0xA5A5) {
598                 /* make sure that we access a mirrored address */
599                 *(volatile u16 *)CONFIG_SYS_CS2_START = 0x1111;
600                 __asm__ volatile ("sync");
601                 if (*(volatile u16 *)(CONFIG_SYS_CS2_START + (1<<19)) == 0x1111) {
602                         /* SRAM size = 512 kByte */
603                         *(vu_long *)MPC5XXX_CS2_STOP = STOP_REG(CONFIG_SYS_CS2_START,
604                                                                 0x80000);
605                         __asm__ volatile ("sync");
606                         puts ("SRAM:  512 kB\n");
607                 }
608                 else
609                         puts ("!! possible error in SRAM detection\n");
610         } else {
611                 puts ("SRAM:  1 MB\n");
612         }
613         /* restore origianl SRAM content  */
614         if (restore) {
615                 *(volatile u16 *)CONFIG_SYS_CS2_START = save;
616                 __asm__ volatile ("sync");
617         }
618
619 #ifndef CONFIG_TQM5200S /* The TQM5200S has no SM501 grafic controller */
620         /*
621          * Check for Grafic Controller
622          */
623
624         /* save origianl FB content  */
625         save = *(volatile u16 *)CONFIG_SYS_CS1_START;
626         restore = 1;
627
628         /* write test pattern to FB memory */
629         *(volatile u16 *)CONFIG_SYS_CS1_START = 0xA5A5;
630         __asm__ volatile ("sync");
631         /*
632          * Put a different pattern on the data lines: otherwise they may float
633          * long enough to read back what we wrote.
634          */
635         tmp = *(volatile u16 *)CONFIG_SYS_FLASH_BASE;
636         if (tmp == 0xA5A5)
637                 puts ("!! possible error in grafic controller detection\n");
638
639         if (*(volatile u16 *)CONFIG_SYS_CS1_START != 0xA5A5) {
640                 /* no grafic controller at all, disable cs */
641                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 17);
642                 *(vu_long *)MPC5XXX_CS1_START = 0x0000FFFF;
643                 *(vu_long *)MPC5XXX_CS1_STOP = 0x0000FFFF;
644                 restore = 0;
645                 __asm__ volatile ("sync");
646         } else {
647                 puts ("VGA:   SMI501 (Voyager) with 8 MB\n");
648         }
649         /* restore origianl FB content  */
650         if (restore) {
651                 *(volatile u16 *)CONFIG_SYS_CS1_START = save;
652                 __asm__ volatile ("sync");
653         }
654
655 #ifdef CONFIG_FO300
656         if (silent_boot()) {
657                 setenv("bootdelay", "0");
658                 disable_ctrlc(1);
659         }
660 #endif
661 #endif /* !CONFIG_TQM5200S */
662
663 #if defined(CONFIG_CHARON)
664         charon_last_stage_init();
665 #endif
666         return 0;
667 }
668
669 #ifdef CONFIG_VIDEO_SM501
670
671 #ifdef CONFIG_FO300
672 #define DISPLAY_WIDTH   800
673 #else
674 #define DISPLAY_WIDTH   640
675 #endif
676 #define DISPLAY_HEIGHT  480
677
678 #ifdef CONFIG_VIDEO_SM501_8BPP
679 #error CONFIG_VIDEO_SM501_8BPP not supported.
680 #endif /* CONFIG_VIDEO_SM501_8BPP */
681
682 #ifdef CONFIG_VIDEO_SM501_16BPP
683 #error CONFIG_VIDEO_SM501_16BPP not supported.
684 #endif /* CONFIG_VIDEO_SM501_16BPP */
685 #ifdef CONFIG_VIDEO_SM501_32BPP
686 static const SMI_REGS init_regs [] =
687 {
688 #if 0 /* CRT only */
689         {0x00004, 0x0},
690         {0x00048, 0x00021807},
691         {0x0004C, 0x10090a01},
692         {0x00054, 0x1},
693         {0x00040, 0x00021807},
694         {0x00044, 0x10090a01},
695         {0x00054, 0x0},
696         {0x80200, 0x00010000},
697         {0x80204, 0x0},
698         {0x80208, 0x0A000A00},
699         {0x8020C, 0x02fa027f},
700         {0x80210, 0x004a028b},
701         {0x80214, 0x020c01df},
702         {0x80218, 0x000201e9},
703         {0x80200, 0x00013306},
704 #else  /* panel + CRT */
705 #ifdef CONFIG_FO300
706         {0x00004, 0x0},
707         {0x00048, 0x00021807},
708         {0x0004C, 0x301a0a01},
709         {0x00054, 0x1},
710         {0x00040, 0x00021807},
711         {0x00044, 0x091a0a01},
712         {0x00054, 0x0},
713         {0x80000, 0x0f013106},
714         {0x80004, 0xc428bb17},
715         {0x8000C, 0x00000000},
716         {0x80010, 0x0C800C80},
717         {0x80014, 0x03200000},
718         {0x80018, 0x01e00000},
719         {0x8001C, 0x00000000},
720         {0x80020, 0x01e00320},
721         {0x80024, 0x042a031f},
722         {0x80028, 0x0086034a},
723         {0x8002C, 0x020c01df},
724         {0x80030, 0x000201ea},
725         {0x80200, 0x00010000},
726 #else
727         {0x00004, 0x0},
728         {0x00048, 0x00021807},
729         {0x0004C, 0x091a0a01},
730         {0x00054, 0x1},
731         {0x00040, 0x00021807},
732         {0x00044, 0x091a0a01},
733         {0x00054, 0x0},
734         {0x80000, 0x0f013106},
735         {0x80004, 0xc428bb17},
736         {0x8000C, 0x00000000},
737         {0x80010, 0x0a000a00},
738         {0x80014, 0x02800000},
739         {0x80018, 0x01e00000},
740         {0x8001C, 0x00000000},
741         {0x80020, 0x01e00280},
742         {0x80024, 0x02fa027f},
743         {0x80028, 0x004a028b},
744         {0x8002C, 0x020c01df},
745         {0x80030, 0x000201e9},
746         {0x80200, 0x00010000},
747 #endif /* #ifdef CONFIG_FO300 */
748 #endif
749         {0, 0}
750 };
751 #endif /* CONFIG_VIDEO_SM501_32BPP */
752
753 #ifdef CONFIG_CONSOLE_EXTRA_INFO
754 /*
755  * Return text to be printed besides the logo.
756  */
757 void video_get_info_str (int line_number, char *info)
758 {
759         if (line_number == 1) {
760         strcpy (info, " Board: TQM5200 (TQ-Components GmbH)");
761 #if defined (CONFIG_CHARON) || defined (CONFIG_FO300) || \
762         defined(CONFIG_STK52XX)
763         } else if (line_number == 2) {
764 #if defined (CONFIG_CHARON)
765                 strcpy (info, "        on a CHARON carrier board");
766 #endif
767 #if defined (CONFIG_STK52XX)
768                 strcpy (info, "        on a STK52xx carrier board");
769 #endif
770 #if defined (CONFIG_FO300)
771                 strcpy (info, "        on a FO300 carrier board");
772 #endif
773 #endif
774         }
775         else {
776                 info [0] = '\0';
777         }
778 }
779 #endif
780
781 /*
782  * Returns SM501 register base address. First thing called in the
783  * driver. Checks if SM501 is physically present.
784  */
785 unsigned int board_video_init (void)
786 {
787         u16 save, tmp;
788         int restore, ret;
789
790         /*
791          * Check for Grafic Controller
792          */
793
794         /* save origianl FB content  */
795         save = *(volatile u16 *)CONFIG_SYS_CS1_START;
796         restore = 1;
797
798         /* write test pattern to FB memory */
799         *(volatile u16 *)CONFIG_SYS_CS1_START = 0xA5A5;
800         __asm__ volatile ("sync");
801         /*
802          * Put a different pattern on the data lines: otherwise they may float
803          * long enough to read back what we wrote.
804          */
805         tmp = *(volatile u16 *)CONFIG_SYS_FLASH_BASE;
806         if (tmp == 0xA5A5)
807                 puts ("!! possible error in grafic controller detection\n");
808
809         if (*(volatile u16 *)CONFIG_SYS_CS1_START != 0xA5A5) {
810                 /* no grafic controller found */
811                 restore = 0;
812                 ret = 0;
813         } else {
814                 ret = SM501_MMIO_BASE;
815         }
816
817         if (restore) {
818                 *(volatile u16 *)CONFIG_SYS_CS1_START = save;
819                 __asm__ volatile ("sync");
820         }
821         return ret;
822 }
823
824 /*
825  * Returns SM501 framebuffer address
826  */
827 unsigned int board_video_get_fb (void)
828 {
829         return SM501_FB_BASE;
830 }
831
832 /*
833  * Called after initializing the SM501 and before clearing the screen.
834  */
835 void board_validate_screen (unsigned int base)
836 {
837 }
838
839 /*
840  * Return a pointer to the initialization sequence.
841  */
842 const SMI_REGS *board_get_regs (void)
843 {
844         return init_regs;
845 }
846
847 int board_get_width (void)
848 {
849         return DISPLAY_WIDTH;
850 }
851
852 int board_get_height (void)
853 {
854         return DISPLAY_HEIGHT;
855 }
856
857 #endif /* CONFIG_VIDEO_SM501 */
858
859 #if defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP)
860 int ft_board_setup(void *blob, bd_t *bd)
861 {
862         ft_cpu_setup(blob, bd);
863 #if defined(CONFIG_VIDEO)
864         fdt_add_edid(blob, "smi,sm501", edid_buf);
865 #endif
866
867         return 0;
868 }
869 #endif /* defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP) */
870
871 #if defined(CONFIG_RESET_PHY_R)
872 #include <miiphy.h>
873
874 void reset_phy(void)
875 {
876         /* init Micrel KSZ8993 PHY */
877         miiphy_write("FEC", CONFIG_PHY_ADDR, 0x01, 0x09);
878 }
879 #endif
880
881 int board_eth_init(bd_t *bis)
882 {
883         cpu_eth_init(bis); /* Built in FEC comes first */
884         return pci_eth_init(bis);
885 }