board/sunxi/gmac.c

   1 #include <common.h>
   2 #include <netdev.h>
   3 #include <miiphy.h>
   4 #include <asm/gpio.h>
   5 #include <asm/io.h>
   6 #include <asm/arch/clock.h>
   7 #include <asm/arch/gpio.h>
   8
   9 void eth_init_board(void)
  10 {
  11         int pin;
  12         struct sunxi_ccm_reg *const ccm =
  13                 (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
  14
  15         /* Set MII clock */
  16 #ifdef CONFIG_RGMII
  17         setbits_le32(&ccm->gmac_clk_cfg, CCM_GMAC_CTRL_TX_CLK_SRC_INT_RGMII |
  18                 CCM_GMAC_CTRL_GPIT_RGMII);
  19         setbits_le32(&ccm->gmac_clk_cfg,
  20                      CCM_GMAC_CTRL_TX_CLK_DELAY(CONFIG_GMAC_TX_DELAY));
  21 #else
  22         setbits_le32(&ccm->gmac_clk_cfg, CCM_GMAC_CTRL_TX_CLK_SRC_MII |
  23                 CCM_GMAC_CTRL_GPIT_MII);
  24 #endif
  25
  26 #ifndef CONFIG_MACH_SUN6I
  27         /* Configure pin mux settings for GMAC */
  28 #ifdef CONFIG_SUN7I_GMAC_FORCE_TXERR
  29         for (pin = SUNXI_GPA(0); pin <= SUNXI_GPA(17); pin++) {
  30 #else
  31         for (pin = SUNXI_GPA(0); pin <= SUNXI_GPA(16); pin++) {
  32 #endif
  33 #ifdef CONFIG_RGMII
  34                 /* skip unused pins in RGMII mode */
  35                 if (pin == SUNXI_GPA(9) || pin == SUNXI_GPA(14))
  36                         continue;
  37 #endif
  38                 sunxi_gpio_set_cfgpin(pin, SUN7I_GPA_GMAC);
  39                 sunxi_gpio_set_drv(pin, 3);
  40         }
  41 #elif defined CONFIG_RGMII
  42         /* Configure sun6i RGMII mode pin mux settings */
  43         for (pin = SUNXI_GPA(0); pin <= SUNXI_GPA(3); pin++) {
  44                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  45                 sunxi_gpio_set_drv(pin, 3);
  46         }
  47         for (pin = SUNXI_GPA(9); pin <= SUNXI_GPA(14); pin++) {
  48                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  49                 sunxi_gpio_set_drv(pin, 3);
  50         }
  51         for (pin = SUNXI_GPA(19); pin <= SUNXI_GPA(20); pin++) {
  52                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  53                 sunxi_gpio_set_drv(pin, 3);
  54         }
  55         for (pin = SUNXI_GPA(25); pin <= SUNXI_GPA(27); pin++) {
  56                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  57                 sunxi_gpio_set_drv(pin, 3);
  58         }
  59 #elif defined CONFIG_GMII
  60         /* Configure sun6i GMII mode pin mux settings */
  61         for (pin = SUNXI_GPA(0); pin <= SUNXI_GPA(27); pin++) {
  62                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  63                 sunxi_gpio_set_drv(pin, 2);
  64         }
  65 #else
  66         /* Configure sun6i MII mode pin mux settings */
  67         for (pin = SUNXI_GPA(0); pin <= SUNXI_GPA(3); pin++)
  68                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  69         for (pin = SUNXI_GPA(8); pin <= SUNXI_GPA(9); pin++)
  70                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  71         for (pin = SUNXI_GPA(11); pin <= SUNXI_GPA(14); pin++)
  72                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  73         for (pin = SUNXI_GPA(19); pin <= SUNXI_GPA(24); pin++)
  74                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  75         for (pin = SUNXI_GPA(26); pin <= SUNXI_GPA(27); pin++)
  76                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_GMAC);
  77 #endif
  78 }