board/sunxi/Kconfig

   1 if ARCH_SUNXI
   2
   3 config IDENT_STRING
   4         default " Allwinner Technology"
   5
   6 config PRE_CONSOLE_BUFFER
   7         default y
   8
   9 config SPL_GPIO_SUPPORT
  10         default y
  11
  12 config SPL_LIBCOMMON_SUPPORT
  13         default y
  14
  15 config SPL_LIBDISK_SUPPORT
  16         default y
  17
  18 config SPL_LIBGENERIC_SUPPORT
  19         default y
  20
  21 config SPL_MMC_SUPPORT
  22         default y
  23
  24 config SPL_POWER_SUPPORT
  25         default y
  26
  27 config SPL_SERIAL_SUPPORT
  28         default y
  29
  30 config SUNXI_HIGH_SRAM
  31         bool
  32         default n
  33         ---help---
  34         Older Allwinner SoCs have their mask boot ROM mapped just below 4GB,
  35         with the first SRAM region being located at address 0.
  36         Some newer SoCs map the boot ROM at address 0 instead and move the
  37         SRAM to 64KB, just behind the mask ROM.
  38         Chips using the latter setup are supposed to select this option to
  39         adjust the addresses accordingly.
  40
  41 # Note only one of these may be selected at a time! But hidden choices are
  42 # not supported by Kconfig
  43 config SUNXI_GEN_SUN4I
  44         bool
  45         ---help---
  46         Select this for sunxi SoCs which have resets and clocks set up
  47         as the original A10 (mach-sun4i).
  48
  49 config SUNXI_GEN_SUN6I
  50         bool
  51         ---help---
  52         Select this for sunxi SoCs which have sun6i like periphery, like
  53         separate ahb reset control registers, custom pmic bus, new style
  54         watchdog, etc.
  55
  56
  57 config MACH_SUNXI_H3_H5
  58         bool
  59         select SUNXI_GEN_SUN6I
  60         select SUPPORT_SPL
  61
  62 choice
  63         prompt "Sunxi SoC Variant"
  64         optional
  65
  66 config MACH_SUN4I
  67         bool "sun4i (Allwinner A10)"
  68         select CPU_V7
  69         select ARM_CORTEX_CPU_IS_UP
  70         select SUNXI_GEN_SUN4I
  71         select SUPPORT_SPL
  72
  73 config MACH_SUN5I
  74         bool "sun5i (Allwinner A13)"
  75         select CPU_V7
  76         select ARM_CORTEX_CPU_IS_UP
  77         select SUNXI_GEN_SUN4I
  78         select SUPPORT_SPL
  79
  80 config MACH_SUN6I
  81         bool "sun6i (Allwinner A31)"
  82         select CPU_V7
  83         select CPU_V7_HAS_NONSEC
  84         select CPU_V7_HAS_VIRT
  85         select ARCH_SUPPORT_PSCI
  86         select SUNXI_GEN_SUN6I
  87         select SUPPORT_SPL
  88         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
  89
  90 config MACH_SUN7I
  91         bool "sun7i (Allwinner A20)"
  92         select CPU_V7
  93         select CPU_V7_HAS_NONSEC
  94         select CPU_V7_HAS_VIRT
  95         select ARCH_SUPPORT_PSCI
  96         select SUNXI_GEN_SUN4I
  97         select SUPPORT_SPL
  98         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
  99
 100 config MACH_SUN8I_A23
 101         bool "sun8i (Allwinner A23)"
 102         select CPU_V7
 103         select CPU_V7_HAS_NONSEC
 104         select CPU_V7_HAS_VIRT
 105         select ARCH_SUPPORT_PSCI
 106         select SUNXI_GEN_SUN6I
 107         select SUPPORT_SPL
 108         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 109
 110 config MACH_SUN8I_A33
 111         bool "sun8i (Allwinner A33)"
 112         select CPU_V7
 113         select CPU_V7_HAS_NONSEC
 114         select CPU_V7_HAS_VIRT
 115         select ARCH_SUPPORT_PSCI
 116         select SUNXI_GEN_SUN6I
 117         select SUPPORT_SPL
 118         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 119
 120 config MACH_SUN8I_A83T
 121         bool "sun8i (Allwinner A83T)"
 122         select CPU_V7
 123         select SUNXI_GEN_SUN6I
 124         select SUPPORT_SPL
 125
 126 config MACH_SUN8I_H3
 127         bool "sun8i (Allwinner H3)"
 128         select CPU_V7
 129         select CPU_V7_HAS_NONSEC
 130         select CPU_V7_HAS_VIRT
 131         select ARCH_SUPPORT_PSCI
 132         select MACH_SUNXI_H3_H5
 133         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 134
 135 config MACH_SUN9I
 136         bool "sun9i (Allwinner A80)"
 137         select CPU_V7
 138         select SUNXI_HIGH_SRAM
 139         select SUNXI_GEN_SUN6I
 140         select SUPPORT_SPL
 141
 142 config MACH_SUN50I
 143         bool "sun50i (Allwinner A64)"
 144         select ARM64
 145         select SUNXI_GEN_SUN6I
 146         select SUNXI_HIGH_SRAM
 147         select SUPPORT_SPL
 148
 149 config MACH_SUN50I_H5
 150         bool "sun50i (Allwinner H5)"
 151         select ARM64
 152         select MACH_SUNXI_H3_H5
 153         select SUNXI_HIGH_SRAM
 154
 155 endchoice
 156
 157 # The sun8i SoCs share a lot, this helps to avoid a lot of "if A23 || A33"
 158 config MACH_SUN8I
 159         bool
 160         default y if MACH_SUN8I_A23 || MACH_SUN8I_A33 || MACH_SUNXI_H3_H5 || MACH_SUN8I_A83T
 161
 162 config RESERVE_ALLWINNER_BOOT0_HEADER
 163         bool "reserve space for Allwinner boot0 header"
 164         select ENABLE_ARM_SOC_BOOT0_HOOK
 165         ---help---
 166         Prepend a 1536 byte (empty) header to the U-Boot image file, to be
 167         filled with magic values post build. The Allwinner provided boot0
 168         blob relies on this information to load and execute U-Boot.
 169         Only needed on 64-bit Allwinner boards so far when using boot0.
 170
 171 config ARM_BOOT_HOOK_RMR
 172         bool
 173         depends on ARM64
 174         default y
 175         select ENABLE_ARM_SOC_BOOT0_HOOK
 176         ---help---
 177         Insert some ARM32 code at the very beginning of the U-Boot binary
 178         which uses an RMR register write to bring the core into AArch64 mode.
 179         The very first instruction acts as a switch, since it's carefully
 180         chosen to be a NOP in one mode and a branch in the other, so the
 181         code would only be executed if not already in AArch64.
 182         This allows both the SPL and the U-Boot proper to be entered in
 183         either mode and switch to AArch64 if needed.
 184
 185 config DRAM_TYPE
 186         int "sunxi dram type"
 187         depends on MACH_SUN8I_A83T
 188         default 3
 189         ---help---
 190         Set the dram type, 3: DDR3, 7: LPDDR3
 191
 192 config DRAM_CLK
 193         int "sunxi dram clock speed"
 194         default 792 if MACH_SUN9I
 195         default 312 if MACH_SUN6I || MACH_SUN8I
 196         default 360 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 197         default 672 if MACH_SUN50I
 198         ---help---
 199         Set the dram clock speed, valid range 240 - 480 (prior to sun9i),
 200         must be a multiple of 24. For the sun9i (A80), the tested values
 201         (for DDR3-1600) are 312 to 792.
 202
 203 if MACH_SUN5I || MACH_SUN7I
 204 config DRAM_MBUS_CLK
 205         int "sunxi mbus clock speed"
 206         default 300
 207         ---help---
 208         Set the mbus clock speed. The maximum on sun5i hardware is 300MHz.
 209
 210 endif
 211
 212 config DRAM_ZQ
 213         int "sunxi dram zq value"
 214         default 123 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I
 215         default 127 if MACH_SUN7I
 216         default 4145117 if MACH_SUN9I
 217         default 3881915 if MACH_SUN50I
 218         ---help---
 219         Set the dram zq value.
 220
 221 config DRAM_ODT_EN
 222         bool "sunxi dram odt enable"
 223         default n if !MACH_SUN8I_A23
 224         default y if MACH_SUN8I_A23
 225         default y if MACH_SUN50I
 226         ---help---
 227         Select this to enable dram odt (on die termination).
 228
 229 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 230 config DRAM_EMR1
 231         int "sunxi dram emr1 value"
 232         default 0 if MACH_SUN4I
 233         default 4 if MACH_SUN5I || MACH_SUN7I
 234         ---help---
 235         Set the dram controller emr1 value.
 236
 237 config DRAM_TPR3
 238         hex "sunxi dram tpr3 value"
 239         default 0
 240         ---help---
 241         Set the dram controller tpr3 parameter. This parameter configures
 242         the delay on the command lane and also phase shifts, which are
 243         applied for sampling incoming read data. The default value 0
 244         means that no phase/delay adjustments are necessary. Properly
 245         configuring this parameter increases reliability at high DRAM
 246         clock speeds.
 247
 248 config DRAM_DQS_GATING_DELAY
 249         hex "sunxi dram dqs_gating_delay value"
 250         default 0
 251         ---help---
 252         Set the dram controller dqs_gating_delay parmeter. Each byte
 253         encodes the DQS gating delay for each byte lane. The delay
 254         granularity is 1/4 cycle. For example, the value 0x05060606
 255         means that the delay is 5 quarter-cycles for one lane (1.25
 256         cycles) and 6 quarter-cycles (1.5 cycles) for 3 other lanes.
 257         The default value 0 means autodetection. The results of hardware
 258         autodetection are not very reliable and depend on the chip
 259         temperature (sometimes producing different results on cold start
 260         and warm reboot). But the accuracy of hardware autodetection
 261         is usually good enough, unless running at really high DRAM
 262         clocks speeds (up to 600MHz). If unsure, keep as 0.
 263
 264 choice
 265         prompt "sunxi dram timings"
 266         default DRAM_TIMINGS_VENDOR_MAGIC
 267         ---help---
 268         Select the timings of the DDR3 chips.
 269
 270 config DRAM_TIMINGS_VENDOR_MAGIC
 271         bool "Magic vendor timings from Android"
 272         ---help---
 273         The same DRAM timings as in the Allwinner boot0 bootloader.
 274
 275 config DRAM_TIMINGS_DDR3_1066F_1333H
 276         bool "JEDEC DDR3-1333H with down binning to DDR3-1066F"
 277         ---help---
 278         Use the timings of the standard JEDEC DDR3-1066F speed bin for
 279         DRAM_CLK <= 533MHz and the timings of the DDR3-1333H speed bin
 280         for DRAM_CLK > 533MHz. This covers the majority of DDR3 chips
 281         used in Allwinner A10/A13/A20 devices. In the case of DDR3-1333
 282         or DDR3-1600 chips, be sure to check the DRAM datasheet to confirm
 283         that down binning to DDR3-1066F is supported (because DDR3-1066F
 284         uses a bit faster timings than DDR3-1333H).
 285
 286 config DRAM_TIMINGS_DDR3_800E_1066G_1333J
 287         bool "JEDEC DDR3-800E / DDR3-1066G / DDR3-1333J"
 288         ---help---
 289         Use the timings of the slowest possible JEDEC speed bin for the
 290         selected DRAM_CLK. Depending on the DRAM_CLK value, it may be
 291         DDR3-800E, DDR3-1066G or DDR3-1333J.
 292
 293 endchoice
 294
 295 endif
 296
 297 if MACH_SUN8I_A23
 298 config DRAM_ODT_CORRECTION
 299         int "sunxi dram odt correction value"
 300         default 0
 301         ---help---
 302         Set the dram odt correction value (range -255 - 255). In allwinner
 303         fex files, this option is found in bits 8-15 of the u32 odt_en variable
 304         in the [dram] section. When bit 31 of the odt_en variable is set
 305         then the correction is negative. Usually the value for this is 0.
 306 endif
 307
 308 config SYS_CLK_FREQ
 309         default 816000000 if MACH_SUN50I
 310         default 912000000 if MACH_SUN7I
 311         default 1008000000 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I || MACH_SUN9I
 312
 313 config SYS_CONFIG_NAME
 314         default "sun4i" if MACH_SUN4I
 315         default "sun5i" if MACH_SUN5I
 316         default "sun6i" if MACH_SUN6I
 317         default "sun7i" if MACH_SUN7I
 318         default "sun8i" if MACH_SUN8I
 319         default "sun9i" if MACH_SUN9I
 320         default "sun50i" if MACH_SUN50I
 321
 322 config SYS_BOARD
 323         default "sunxi"
 324
 325 config SYS_SOC
 326         default "sunxi"
 327
 328 config UART0_PORT_F
 329         bool "UART0 on MicroSD breakout board"
 330         default n
 331         ---help---
 332         Repurpose the SD card slot for getting access to the UART0 serial
 333         console. Primarily useful only for low level u-boot debugging on
 334         tablets, where normal UART0 is difficult to access and requires
 335         device disassembly and/or soldering. As the SD card can't be used
 336         at the same time, the system can be only booted in the FEL mode.
 337         Only enable this if you really know what you are doing.
 338
 339 config OLD_SUNXI_KERNEL_COMPAT
 340         bool "Enable workarounds for booting old kernels"
 341         default n
 342         ---help---
 343         Set this to enable various workarounds for old kernels, this results in
 344         sub-optimal settings for newer kernels, only enable if needed.
 345
 346 config MMC0_CD_PIN
 347         string "Card detect pin for mmc0"
 348         default "PF6" if MACH_SUN8I_A83T || MACH_SUNXI_H3_H5 || MACH_SUN50I
 349         default ""
 350         ---help---
 351         Set the card detect pin for mmc0, leave empty to not use cd. This
 352         takes a string in the format understood by sunxi_name_to_gpio, e.g.
 353         PH1 for pin 1 of port H.
 354
 355 config MMC1_CD_PIN
 356         string "Card detect pin for mmc1"
 357         default ""
 358         ---help---
 359         See MMC0_CD_PIN help text.
 360
 361 config MMC2_CD_PIN
 362         string "Card detect pin for mmc2"
 363         default ""
 364         ---help---
 365         See MMC0_CD_PIN help text.
 366
 367 config MMC3_CD_PIN
 368         string "Card detect pin for mmc3"
 369         default ""
 370         ---help---
 371         See MMC0_CD_PIN help text.
 372
 373 config MMC1_PINS
 374         string "Pins for mmc1"
 375         default ""
 376         ---help---
 377         Set the pins used for mmc1, when applicable. This takes a string in the
 378         format understood by sunxi_name_to_gpio_bank, e.g. PH for port H.
 379
 380 config MMC2_PINS
 381         string "Pins for mmc2"
 382         default ""
 383         ---help---
 384         See MMC1_PINS help text.
 385
 386 config MMC3_PINS
 387         string "Pins for mmc3"
 388         default ""
 389         ---help---
 390         See MMC1_PINS help text.
 391
 392 config MMC_SUNXI_SLOT_EXTRA
 393         int "mmc extra slot number"
 394         default -1
 395         ---help---
 396         sunxi builds always enable mmc0, some boards also have a second sdcard
 397         slot or emmc on mmc1 - mmc3. Setting this to 1, 2 or 3 will enable
 398         support for this.
 399
 400 config INITIAL_USB_SCAN_DELAY
 401         int "delay initial usb scan by x ms to allow builtin devices to init"
 402         default 0
 403         ---help---
 404         Some boards have on board usb devices which need longer than the
 405         USB spec's 1 second to connect from board powerup. Set this config
 406         option to a non 0 value to add an extra delay before the first usb
 407         bus scan.
 408
 409 config USB0_VBUS_PIN
 410         string "Vbus enable pin for usb0 (otg)"
 411         default ""
 412         ---help---
 413         Set the Vbus enable pin for usb0 (otg). This takes a string in the
 414         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 415
 416 config USB0_VBUS_DET
 417         string "Vbus detect pin for usb0 (otg)"
 418         default ""
 419         ---help---
 420         Set the Vbus detect pin for usb0 (otg). This takes a string in the
 421         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 422
 423 config USB0_ID_DET
 424         string "ID detect pin for usb0 (otg)"
 425         default ""
 426         ---help---
 427         Set the ID detect pin for usb0 (otg). This takes a string in the
 428         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 429
 430 config USB1_VBUS_PIN
 431         string "Vbus enable pin for usb1 (ehci0)"
 432         default "PH6" if MACH_SUN4I || MACH_SUN7I
 433         default "PH27" if MACH_SUN6I
 434         ---help---
 435         Set the Vbus enable pin for usb1 (ehci0, usb0 is the otg). This takes
 436         a string in the format understood by sunxi_name_to_gpio, e.g.
 437         PH1 for pin 1 of port H.
 438
 439 config USB2_VBUS_PIN
 440         string "Vbus enable pin for usb2 (ehci1)"
 441         default "PH3" if MACH_SUN4I || MACH_SUN7I
 442         default "PH24" if MACH_SUN6I
 443         ---help---
 444         See USB1_VBUS_PIN help text.
 445
 446 config USB3_VBUS_PIN
 447         string "Vbus enable pin for usb3 (ehci2)"
 448         default ""
 449         ---help---
 450         See USB1_VBUS_PIN help text.
 451
 452 config I2C0_ENABLE
 453         bool "Enable I2C/TWI controller 0"
 454         default y if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 455         default n if MACH_SUN6I || MACH_SUN8I
 456         select CMD_I2C
 457         ---help---
 458         This allows enabling I2C/TWI controller 0 by muxing its pins, enabling
 459         its clock and setting up the bus. This is especially useful on devices
 460         with slaves connected to the bus or with pins exposed through e.g. an
 461         expansion port/header.
 462
 463 config I2C1_ENABLE
 464         bool "Enable I2C/TWI controller 1"
 465         default n
 466         select CMD_I2C
 467         ---help---
 468         See I2C0_ENABLE help text.
 469
 470 config I2C2_ENABLE
 471         bool "Enable I2C/TWI controller 2"
 472         default n
 473         select CMD_I2C
 474         ---help---
 475         See I2C0_ENABLE help text.
 476
 477 if MACH_SUN6I || MACH_SUN7I
 478 config I2C3_ENABLE
 479         bool "Enable I2C/TWI controller 3"
 480         default n
 481         select CMD_I2C
 482         ---help---
 483         See I2C0_ENABLE help text.
 484 endif
 485
 486 if SUNXI_GEN_SUN6I
 487 config R_I2C_ENABLE
 488         bool "Enable the PRCM I2C/TWI controller"
 489         # This is used for the pmic on H3
 490         default y if SY8106A_POWER
 491         select CMD_I2C
 492         ---help---
 493         Set this to y to enable the I2C controller which is part of the PRCM.
 494 endif
 495
 496 if MACH_SUN7I
 497 config I2C4_ENABLE
 498         bool "Enable I2C/TWI controller 4"
 499         default n
 500         select CMD_I2C
 501         ---help---
 502         See I2C0_ENABLE help text.
 503 endif
 504
 505 config AXP_GPIO
 506         bool "Enable support for gpio-s on axp PMICs"
 507         default n
 508         ---help---
 509         Say Y here to enable support for the gpio pins of the axp PMIC ICs.
 510
 511 config VIDEO
 512         bool "Enable graphical uboot console on HDMI, LCD or VGA"
 513         depends on !MACH_SUN8I_A83T && !MACH_SUNXI_H3_H5 && !MACH_SUN9I && !MACH_SUN50I
 514         default y
 515         ---help---
 516         Say Y here to add support for using a cfb console on the HDMI, LCD
 517         or VGA output found on most sunxi devices. See doc/README.video for
 518         info on how to select the video output and mode.
 519
 520 config VIDEO_HDMI
 521         bool "HDMI output support"
 522         depends on VIDEO && !MACH_SUN8I
 523         default y
 524         ---help---
 525         Say Y here to add support for outputting video over HDMI.
 526
 527 config VIDEO_VGA
 528         bool "VGA output support"
 529         depends on VIDEO && (MACH_SUN4I || MACH_SUN7I)
 530         default n
 531         ---help---
 532         Say Y here to add support for outputting video over VGA.
 533
 534 config VIDEO_VGA_VIA_LCD
 535         bool "VGA via LCD controller support"
 536         depends on VIDEO && (MACH_SUN5I || MACH_SUN6I || MACH_SUN8I)
 537         default n
 538         ---help---
 539         Say Y here to add support for external DACs connected to the parallel
 540         LCD interface driving a VGA connector, such as found on the
 541         Olimex A13 boards.
 542
 543 config VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
 544         bool "Force sync active high for VGA via LCD controller support"
 545         depends on VIDEO_VGA_VIA_LCD
 546         default n
 547         ---help---
 548         Say Y here if you've a board which uses opendrain drivers for the vga
 549         hsync and vsync signals. Opendrain drivers cannot generate steep enough
 550         positive edges for a stable video output, so on boards with opendrain
 551         drivers the sync signals must always be active high.
 552
 553 config VIDEO_VGA_EXTERNAL_DAC_EN
 554         string "LCD panel power enable pin"
 555         depends on VIDEO_VGA_VIA_LCD
 556         default ""
 557         ---help---
 558         Set the enable pin for the external VGA DAC. This takes a string in the
 559         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 560
 561 config VIDEO_COMPOSITE
 562         bool "Composite video output support"
 563         depends on VIDEO && (MACH_SUN4I || MACH_SUN5I || MACH_SUN7I)
 564         default n
 565         ---help---
 566         Say Y here to add support for outputting composite video.
 567
 568 config VIDEO_LCD_MODE
 569         string "LCD panel timing details"
 570         depends on VIDEO
 571         default ""
 572         ---help---
 573         LCD panel timing details string, leave empty if there is no LCD panel.
 574         This is in drivers/video/videomodes.c: video_get_params() format, e.g.
 575         x:800,y:480,depth:18,pclk_khz:33000,le:16,ri:209,up:22,lo:22,hs:30,vs:1,sync:0,vmode:0
 576         Also see: http://linux-sunxi.org/LCD
 577
 578 config VIDEO_LCD_DCLK_PHASE
 579         int "LCD panel display clock phase"
 580         depends on VIDEO
 581         default 1
 582         ---help---
 583         Select LCD panel display clock phase shift, range 0-3.
 584
 585 config VIDEO_LCD_POWER
 586         string "LCD panel power enable pin"
 587         depends on VIDEO
 588         default ""
 589         ---help---
 590         Set the power enable pin for the LCD panel. This takes a string in the
 591         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 592
 593 config VIDEO_LCD_RESET
 594         string "LCD panel reset pin"
 595         depends on VIDEO
 596         default ""
 597         ---help---
 598         Set the reset pin for the LCD panel. This takes a string in the format
 599         understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 600
 601 config VIDEO_LCD_BL_EN
 602         string "LCD panel backlight enable pin"
 603         depends on VIDEO
 604         default ""
 605         ---help---
 606         Set the backlight enable pin for the LCD panel. This takes a string in the
 607         the format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 608         port H.
 609
 610 config VIDEO_LCD_BL_PWM
 611         string "LCD panel backlight pwm pin"
 612         depends on VIDEO
 613         default ""
 614         ---help---
 615         Set the backlight pwm pin for the LCD panel. This takes a string in the
 616         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 617
 618 config VIDEO_LCD_BL_PWM_ACTIVE_LOW
 619         bool "LCD panel backlight pwm is inverted"
 620         depends on VIDEO
 621         default y
 622         ---help---
 623         Set this if the backlight pwm output is active low.
 624
 625 config VIDEO_LCD_PANEL_I2C
 626         bool "LCD panel needs to be configured via i2c"
 627         depends on VIDEO
 628         default n
 629         select CMD_I2C
 630         ---help---
 631         Say y here if the LCD panel needs to be configured via i2c. This
 632         will add a bitbang i2c controller using gpios to talk to the LCD.
 633
 634 config VIDEO_LCD_PANEL_I2C_SDA
 635         string "LCD panel i2c interface SDA pin"
 636         depends on VIDEO_LCD_PANEL_I2C
 637         default "PG12"
 638         ---help---
 639         Set the SDA pin for the LCD i2c interface. This takes a string in the
 640         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 641
 642 config VIDEO_LCD_PANEL_I2C_SCL
 643         string "LCD panel i2c interface SCL pin"
 644         depends on VIDEO_LCD_PANEL_I2C
 645         default "PG10"
 646         ---help---
 647         Set the SCL pin for the LCD i2c interface. This takes a string in the
 648         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 649
 650
 651 # Note only one of these may be selected at a time! But hidden choices are
 652 # not supported by Kconfig
 653 config VIDEO_LCD_IF_PARALLEL
 654         bool
 655
 656 config VIDEO_LCD_IF_LVDS
 657         bool
 658
 659
 660 choice
 661         prompt "LCD panel support"
 662         depends on VIDEO
 663         ---help---
 664         Select which type of LCD panel to support.
 665
 666 config VIDEO_LCD_PANEL_PARALLEL
 667         bool "Generic parallel interface LCD panel"
 668         select VIDEO_LCD_IF_PARALLEL
 669
 670 config VIDEO_LCD_PANEL_LVDS
 671         bool "Generic lvds interface LCD panel"
 672         select VIDEO_LCD_IF_LVDS
 673
 674 config VIDEO_LCD_PANEL_MIPI_4_LANE_513_MBPS_VIA_SSD2828
 675         bool "MIPI 4-lane, 513Mbps LCD panel via SSD2828 bridge chip"
 676         select VIDEO_LCD_SSD2828
 677         select VIDEO_LCD_IF_PARALLEL
 678         ---help---
 679         7.85" 768x1024 LCD panels, such as LG LP079X01 or AUO B079XAN01.0
 680
 681 config VIDEO_LCD_PANEL_EDP_4_LANE_1620M_VIA_ANX9804
 682         bool "eDP 4-lane, 1.62G LCD panel via ANX9804 bridge chip"
 683         select VIDEO_LCD_ANX9804
 684         select VIDEO_LCD_IF_PARALLEL
 685         select VIDEO_LCD_PANEL_I2C
 686         ---help---
 687         Select this for eDP LCD panels with 4 lanes running at 1.62G,
 688         connected via an ANX9804 bridge chip.
 689
 690 config VIDEO_LCD_PANEL_HITACHI_TX18D42VM
 691         bool "Hitachi tx18d42vm LCD panel"
 692         select VIDEO_LCD_HITACHI_TX18D42VM
 693         select VIDEO_LCD_IF_LVDS
 694         ---help---
 695         7.85" 1024x768 Hitachi tx18d42vm LCD panel support
 696
 697 config VIDEO_LCD_TL059WV5C0
 698         bool "tl059wv5c0 LCD panel"
 699         select VIDEO_LCD_PANEL_I2C
 700         select VIDEO_LCD_IF_PARALLEL
 701         ---help---
 702         6" 480x800 tl059wv5c0 panel support, as used on the Utoo P66 and
 703         Aigo M60/M608/M606 tablets.
 704
 705 endchoice
 706
 707
 708 config GMAC_TX_DELAY
 709         int "GMAC Transmit Clock Delay Chain"
 710         default 0
 711         ---help---
 712         Set the GMAC Transmit Clock Delay Chain value.
 713
 714 config SPL_STACK_R_ADDR
 715         default 0x4fe00000 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN7I || MACH_SUN8I || MACH_SUN50I
 716         default 0x2fe00000 if MACH_SUN9I
 717
 718 endif