board/mcc200/mcc200.c

   1 /*
   2  * (C) Copyright 2003-2006
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * (C) Copyright 2004
   6  * Mark Jonas, Freescale Semiconductor, mark.jonas@motorola.com.
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 #include <common.h>
  28 #include <mpc5xxx.h>
  29 #include <pci.h>
  30
  31 //###CHD: es gibt eigentlich kein DDR bei uns -> weg damit!; dto. PCI!
  32 #if defined(CONFIG_MPC5200_DDR)
  33 #include "mt46v16m16-75.h"
  34 #else
  35 //#include "mt48lc16m16a2-75.h"
  36 #include "mt48lc8m32b2-6-7.h"
  37 #endif
  38
  39 extern flash_info_t flash_info[];       /* FLASH chips info */
  40
  41 //###CHD: wenn RAMBOOT gehen wuerde, ....
  42 #ifndef CFG_RAMBOOT
  43 static void sdram_start (int hi_addr)
  44 {
  45         long hi_addr_bit = hi_addr ? 0x01000000 : 0;
  46
  47         /* unlock mode register */
  48         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000000 | hi_addr_bit;
  49         __asm__ volatile ("sync");
  50
  51         /* precharge all banks */
  52         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 | hi_addr_bit;
  53         __asm__ volatile ("sync");
  54
  55 #if SDRAM_DDR
  56         /* set mode register: extended mode */
  57         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_EMODE;
  58         __asm__ volatile ("sync");
  59
  60         /* set mode register: reset DLL */
  61         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE | 0x04000000;
  62         __asm__ volatile ("sync");
  63 #endif
  64
  65         /* precharge all banks */
  66         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 | hi_addr_bit;
  67         __asm__ volatile ("sync");
  68
  69         /* auto refresh */
  70         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000004 | hi_addr_bit;
  71         __asm__ volatile ("sync");
  72
  73         /* set mode register */
  74         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE;
  75         __asm__ volatile ("sync");
  76
  77         /* normal operation */
  78         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | hi_addr_bit;
  79         __asm__ volatile ("sync");
  80 }
  81 #endif
  82
  83 /*
  84  * ATTENTION: Although partially referenced initdram does NOT make real use
  85  *            use of CFG_SDRAM_BASE. The code does not work if CFG_SDRAM_BASE
  86  *            is something else than 0x00000000.
  87  */
  88
  89 #if defined(CONFIG_MPC5200)
  90 long int initdram (int board_type)
  91 {
  92         ulong dramsize = 0;
  93         ulong dramsize2 = 0;
  94 #ifndef CFG_RAMBOOT
  95         ulong test1, test2;
  96
  97         /* setup SDRAM chip selects */
  98         *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x0000001e;/* 2G at 0x0 */
  99         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = 0x80000000;/* disabled */
 100         __asm__ volatile ("sync");
 101
 102         /* setup config registers */
 103         *(vu_long *)MPC5XXX_SDRAM_CONFIG1 = SDRAM_CONFIG1;
 104         *(vu_long *)MPC5XXX_SDRAM_CONFIG2 = SDRAM_CONFIG2;
 105         __asm__ volatile ("sync");
 106
 107 #if SDRAM_DDR
 108         /* set tap delay */
 109         *(vu_long *)MPC5XXX_CDM_PORCFG = SDRAM_TAPDELAY;
 110         __asm__ volatile ("sync");
 111 #endif
 112
 113         /* find RAM size using SDRAM CS0 only */
 114         sdram_start(0);
 115         test1 = get_ram_size((long *)CFG_SDRAM_BASE, 0x80000000);
 116         sdram_start(1);
 117         test2 = get_ram_size((long *)CFG_SDRAM_BASE, 0x80000000);
 118         if (test1 > test2) {
 119                 sdram_start(0);
 120                 dramsize = test1;
 121         } else {
 122                 dramsize = test2;
 123         }
 124
 125         /* memory smaller than 1MB is impossible */
 126         if (dramsize < (1 << 20)) {
 127                 dramsize = 0;
 128         }
 129
 130         /* set SDRAM CS0 size according to the amount of RAM found */
 131         if (dramsize > 0) {
 132                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x13 + __builtin_ffs(dramsize >> 20) - 1;
 133         } else {
 134                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0; /* disabled */
 135         }
 136
 137         /* let SDRAM CS1 start right after CS0 */
 138         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize + 0x0000001e;/* 2G */
 139
 140         /* find RAM size using SDRAM CS1 only */
 141         if (!dramsize)
 142                 sdram_start(0);
 143         test2 = test1 = get_ram_size((long *)(CFG_SDRAM_BASE + dramsize), 0x80000000);
 144         if (!dramsize) {
 145                 sdram_start(1);
 146                 test2 = get_ram_size((long *)(CFG_SDRAM_BASE + dramsize), 0x80000000);
 147         }
 148         if (test1 > test2) {
 149                 sdram_start(0);
 150                 dramsize2 = test1;
 151         } else {
 152                 dramsize2 = test2;
 153         }
 154
 155         /* memory smaller than 1MB is impossible */
 156         if (dramsize2 < (1 << 20)) {
 157                 dramsize2 = 0;
 158         }
 159
 160         /* set SDRAM CS1 size according to the amount of RAM found */
 161         if (dramsize2 > 0) {
 162                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize
 163                         | (0x13 + __builtin_ffs(dramsize2 >> 20) - 1);
 164         } else {
 165                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize; /* disabled */
 166         }
 167
 168 #else /* CFG_RAMBOOT */
 169
 170         /* retrieve size of memory connected to SDRAM CS0 */
 171         dramsize = *(vu_long *)MPC5XXX_SDRAM_CS0CFG & 0xFF;
 172         if (dramsize >= 0x13) {
 173                 dramsize = (1 << (dramsize - 0x13)) << 20;
 174         } else {
 175                 dramsize = 0;
 176         }
 177
 178         /* retrieve size of memory connected to SDRAM CS1 */
 179         dramsize2 = *(vu_long *)MPC5XXX_SDRAM_CS1CFG & 0xFF;
 180         if (dramsize2 >= 0x13) {
 181                 dramsize2 = (1 << (dramsize2 - 0x13)) << 20;
 182         } else {
 183                 dramsize2 = 0;
 184         }
 185
 186 #endif /* CFG_RAMBOOT */
 187
 188         return dramsize + dramsize2;
 189 }
 190
 191 //###CHD: sowas gibt es bei usn nicht!
 192 #elif defined(CONFIG_MGT5100)
 193
 194 long int initdram (int board_type)
 195 {
 196         ulong dramsize = 0;
 197 #ifndef CFG_RAMBOOT
 198         ulong test1, test2;
 199
 200         /* setup and enable SDRAM chip selects */
 201         *(vu_long *)MPC5XXX_SDRAM_START = 0x00000000;
 202         *(vu_long *)MPC5XXX_SDRAM_STOP = 0x0000ffff;/* 2G */
 203         *(vu_long *)MPC5XXX_ADDECR |= (1 << 22); /* Enable SDRAM */
 204         __asm__ volatile ("sync");
 205
 206         /* setup config registers */
 207         *(vu_long *)MPC5XXX_SDRAM_CONFIG1 = SDRAM_CONFIG1;
 208         *(vu_long *)MPC5XXX_SDRAM_CONFIG2 = SDRAM_CONFIG2;
 209
 210         /* address select register */
 211         *(vu_long *)MPC5XXX_SDRAM_XLBSEL = SDRAM_ADDRSEL;
 212         __asm__ volatile ("sync");
 213
 214         /* find RAM size */
 215         sdram_start(0);
 216         test1 = get_ram_size((ulong *)CFG_SDRAM_BASE, 0x80000000);
 217         sdram_start(1);
 218         test2 = get_ram_size((ulong *)CFG_SDRAM_BASE, 0x80000000);
 219         if (test1 > test2) {
 220                 sdram_start(0);
 221                 dramsize = test1;
 222         } else {
 223                 dramsize = test2;
 224         }
 225
 226         /* set SDRAM end address according to size */
 227         *(vu_long *)MPC5XXX_SDRAM_STOP = ((dramsize - 1) >> 15);
 228
 229 #else /* CFG_RAMBOOT */
 230
 231         /* Retrieve amount of SDRAM available */
 232         dramsize = ((*(vu_long *)MPC5XXX_SDRAM_STOP + 1) << 15);
 233
 234 #endif /* CFG_RAMBOOT */
 235
 236         return dramsize;
 237 }
 238
 239 #else
 240 #error Neither CONFIG_MPC5200 or CONFIG_MGT5100 defined
 241 #endif
 242
 243 int checkboard (void)
 244 {
 245         puts ("Board: MCC200\n");
 246         return 0;
 247 }
 248
 249 int misc_init_r (void)
 250 {
 251         DECLARE_GLOBAL_DATA_PTR;
 252
 253         /*
 254          * Adjust flash start and offset to detected values
 255          */
 256         gd->bd->bi_flashstart = 0 - gd->bd->bi_flashsize;
 257         gd->bd->bi_flashoffset = 0;
 258
 259         /*
 260          * Check if boot FLASH isn't max size
 261          */
 262         if (gd->bd->bi_flashsize < (0 - CFG_FLASH_BASE)) {
 263                 /* adjust mapping */
 264                 *(vu_long *)MPC5XXX_BOOTCS_START = *(vu_long *)MPC5XXX_CS0_START =
 265                         START_REG(gd->bd->bi_flashstart);
 266                 *(vu_long *)MPC5XXX_BOOTCS_STOP = *(vu_long *)MPC5XXX_CS0_STOP =
 267                         STOP_REG(gd->bd->bi_flashstart, gd->bd->bi_flashsize);
 268
 269                 /*
 270                  * Re-check to get correct base address
 271                  */
 272                 flash_get_size(gd->bd->bi_flashstart, CFG_MAX_FLASH_BANKS - 1);
 273
 274                 /*
 275                  * Re-do flash protection upon new addresses
 276                  */
 277                 flash_protect (FLAG_PROTECT_CLEAR,
 278                                gd->bd->bi_flashstart, 0xffffffff,
 279                                &flash_info[CFG_MAX_FLASH_BANKS - 1]);
 280
 281                 /* Monitor protection ON by default */
 282                 flash_protect (FLAG_PROTECT_SET,
 283                                CFG_MONITOR_BASE, CFG_MONITOR_BASE + monitor_flash_len - 1,
 284                                &flash_info[CFG_MAX_FLASH_BANKS - 1]);
 285
 286                 /* Environment protection ON by default */
 287                 flash_protect (FLAG_PROTECT_SET,
 288                                CFG_ENV_ADDR,
 289                                CFG_ENV_ADDR + CFG_ENV_SECT_SIZE - 1,
 290                                &flash_info[CFG_MAX_FLASH_BANKS - 1]);
 291
 292                 /* Redundant environment protection ON by default */
 293                 flash_protect (FLAG_PROTECT_SET,
 294                                CFG_ENV_ADDR_REDUND,
 295                                CFG_ENV_ADDR_REDUND + CFG_ENV_SIZE_REDUND - 1,
 296                                &flash_info[CFG_MAX_FLASH_BANKS - 1]);
 297         }
 298
 299         return (0);
 300 }
 301
 302 #ifdef  CONFIG_PCI
 303 static struct pci_controller hose;
 304
 305 extern void pci_mpc5xxx_init(struct pci_controller *);
 306
 307 void pci_init_board(void)
 308 {
 309         pci_mpc5xxx_init(&hose);
 310 }
 311 #endif
 312
 313 #if defined (CFG_CMD_IDE) && defined (CONFIG_IDE_RESET)
 314
 315 void init_ide_reset (void)
 316 {
 317         debug ("init_ide_reset\n");
 318
 319 }
 320
 321 void ide_set_reset (int idereset)
 322 {
 323         debug ("ide_reset(%d)\n", idereset);
 324
 325 }
 326 #endif /* defined (CFG_CMD_IDE) && defined (CONFIG_IDE_RESET) */
 327
 328 #if (CONFIG_COMMANDS & CFG_CMD_DOC)
 329 extern void doc_probe (ulong physadr);
 330 void doc_init (void)
 331 {
 332         doc_probe (CFG_DOC_BASE);
 333 }
 334 #endif