board/freescale/mpc8641hpcn/mpc8641hpcn.c

   1 /*
   2  * Copyright 2006, 2007 Freescale Semiconductor.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <pci.h>
  25 #include <asm/processor.h>
  26 #include <asm/immap_86xx.h>
  27 #include <asm/immap_fsl_pci.h>
  28 #include <asm/fsl_ddr_sdram.h>
  29 #include <asm/io.h>
  30 #include <libfdt.h>
  31 #include <fdt_support.h>
  32 #include <netdev.h>
  33
  34 #include "../common/pixis.h"
  35
  36 long int fixed_sdram(void);
  37
  38 int board_early_init_f(void)
  39 {
  40         return 0;
  41 }
  42
  43 int checkboard(void)
  44 {
  45         printf ("Board: MPC8641HPCN, System ID: 0x%02x, "
  46                 "System Version: 0x%02x, FPGA Version: 0x%02x\n",
  47                 in8(PIXIS_BASE + PIXIS_ID), in8(PIXIS_BASE + PIXIS_VER),
  48                 in8(PIXIS_BASE + PIXIS_PVER));
  49         return 0;
  50 }
  51
  52
  53 phys_size_t
  54 initdram(int board_type)
  55 {
  56         long dram_size = 0;
  57
  58 #if defined(CONFIG_SPD_EEPROM)
  59         dram_size = fsl_ddr_sdram();
  60 #else
  61         dram_size = fixed_sdram();
  62 #endif
  63
  64 #if defined(CONFIG_SYS_RAMBOOT)
  65         puts("    DDR: ");
  66         return dram_size;
  67 #endif
  68
  69         puts("    DDR: ");
  70         return dram_size;
  71 }
  72
  73
  74 #if !defined(CONFIG_SPD_EEPROM)
  75 /*
  76  * Fixed sdram init -- doesn't use serial presence detect.
  77  */
  78 long int
  79 fixed_sdram(void)
  80 {
  81 #if !defined(CONFIG_SYS_RAMBOOT)
  82         volatile immap_t *immap = (immap_t *) CONFIG_SYS_IMMR;
  83         volatile ccsr_ddr_t *ddr = &immap->im_ddr1;
  84
  85         ddr->cs0_bnds = CONFIG_SYS_DDR_CS0_BNDS;
  86         ddr->cs0_config = CONFIG_SYS_DDR_CS0_CONFIG;
  87         ddr->timing_cfg_3 = CONFIG_SYS_DDR_TIMING_3;
  88         ddr->timing_cfg_0 = CONFIG_SYS_DDR_TIMING_0;
  89         ddr->timing_cfg_1 = CONFIG_SYS_DDR_TIMING_1;
  90         ddr->timing_cfg_2 = CONFIG_SYS_DDR_TIMING_2;
  91         ddr->sdram_mode_1 = CONFIG_SYS_DDR_MODE_1;
  92         ddr->sdram_mode_2 = CONFIG_SYS_DDR_MODE_2;
  93         ddr->sdram_interval = CONFIG_SYS_DDR_INTERVAL;
  94         ddr->sdram_data_init = CONFIG_SYS_DDR_DATA_INIT;
  95         ddr->sdram_clk_cntl = CONFIG_SYS_DDR_CLK_CTRL;
  96         ddr->sdram_ocd_cntl = CONFIG_SYS_DDR_OCD_CTRL;
  97         ddr->sdram_ocd_status = CONFIG_SYS_DDR_OCD_STATUS;
  98
  99 #if defined (CONFIG_DDR_ECC)
 100         ddr->err_disable = 0x0000008D;
 101         ddr->err_sbe = 0x00ff0000;
 102 #endif
 103         asm("sync;isync");
 104
 105         udelay(500);
 106
 107 #if defined (CONFIG_DDR_ECC)
 108         /* Enable ECC checking */
 109         ddr->sdram_cfg_1 = (CONFIG_SYS_DDR_CONTROL | 0x20000000);
 110 #else
 111         ddr->sdram_cfg_1 = CONFIG_SYS_DDR_CONTROL;
 112         ddr->sdram_cfg_2 = CONFIG_SYS_DDR_CONTROL2;
 113 #endif
 114         asm("sync; isync");
 115
 116         udelay(500);
 117 #endif
 118         return CONFIG_SYS_SDRAM_SIZE * 1024 * 1024;
 119 }
 120 #endif  /* !defined(CONFIG_SPD_EEPROM) */
 121
 122
 123 #if defined(CONFIG_PCI)
 124 static struct pci_controller pci1_hose;
 125 #endif /* CONFIG_PCI */
 126
 127 #ifdef CONFIG_PCI2
 128 static struct pci_controller pci2_hose;
 129 #endif  /* CONFIG_PCI2 */
 130
 131 int first_free_busno = 0;
 132
 133 extern int fsl_pci_setup_inbound_windows(struct pci_region *r);
 134 extern void fsl_pci_init(struct pci_controller *hose);
 135
 136 void pci_init_board(void)
 137 {
 138         volatile immap_t *immap = (immap_t *) CONFIG_SYS_CCSRBAR;
 139         volatile ccsr_gur_t *gur = &immap->im_gur;
 140         uint devdisr = gur->devdisr;
 141         uint io_sel = (gur->pordevsr & MPC8641_PORDEVSR_IO_SEL)
 142                 >> MPC8641_PORDEVSR_IO_SEL_SHIFT;
 143
 144 #ifdef CONFIG_PCI1
 145 {
 146         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCI1_ADDR;
 147         struct pci_controller *hose = &pci1_hose;
 148         struct pci_region *r = hose->regions;
 149
 150 #ifdef DEBUG
 151         uint host1_agent = (gur->porbmsr & MPC8641_PORBMSR_HA)
 152                 >> MPC8641_PORBMSR_HA_SHIFT;
 153         uint pex1_agent = (host1_agent == 0) || (host1_agent == 1);
 154 #endif
 155         if ((io_sel == 2 || io_sel == 3 || io_sel == 5
 156              || io_sel == 6 || io_sel == 7 || io_sel == 0xF)
 157             && !(devdisr & MPC86xx_DEVDISR_PCIEX1)) {
 158                 debug("PCI-EXPRESS 1: %s \n", pex1_agent ? "Agent" : "Host");
 159                 debug("0x%08x=0x%08x ", &pci->pme_msg_det, pci->pme_msg_det);
 160                 if (pci->pme_msg_det) {
 161                         pci->pme_msg_det = 0xffffffff;
 162                         debug(" with errors.  Clearing.  Now 0x%08x",
 163                               pci->pme_msg_det);
 164                 }
 165                 debug("\n");
 166
 167                 /* inbound */
 168                 r += fsl_pci_setup_inbound_windows(r);
 169
 170                 /* outbound memory */
 171                 pci_set_region(r++,
 172                                CONFIG_SYS_PCI1_MEM_BASE,
 173                                CONFIG_SYS_PCI1_MEM_PHYS,
 174                                CONFIG_SYS_PCI1_MEM_SIZE,
 175                                PCI_REGION_MEM);
 176
 177                 /* outbound io */
 178                 pci_set_region(r++,
 179                                CONFIG_SYS_PCI1_IO_BASE,
 180                                CONFIG_SYS_PCI1_IO_PHYS,
 181                                CONFIG_SYS_PCI1_IO_SIZE,
 182                                PCI_REGION_IO);
 183
 184                 hose->region_count = r - hose->regions;
 185
 186                 hose->first_busno=first_free_busno;
 187                 pci_setup_indirect(hose, (int) &pci->cfg_addr, (int) &pci->cfg_data);
 188
 189                 fsl_pci_init(hose);
 190
 191                 first_free_busno=hose->last_busno+1;
 192                 printf ("    PCI-EXPRESS 1 on bus %02x - %02x\n",
 193                         hose->first_busno,hose->last_busno);
 194
 195                 /*
 196                  * Activate ULI1575 legacy chip by performing a fake
 197                  * memory access.  Needed to make ULI RTC work.
 198                  */
 199                 in_be32((unsigned *) ((char *)(CONFIG_SYS_PCI1_MEM_BASE
 200                                        + CONFIG_SYS_PCI1_MEM_SIZE - 0x1000000)));
 201
 202         } else {
 203                 puts("PCI-EXPRESS 1: Disabled\n");
 204         }
 205 }
 206 #else
 207         puts("PCI-EXPRESS1: Disabled\n");
 208 #endif /* CONFIG_PCI1 */
 209
 210 #ifdef CONFIG_PCI2
 211 {
 212         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCI2_ADDR;
 213         struct pci_controller *hose = &pci2_hose;
 214         struct pci_region *r = hose->regions;
 215
 216         /* inbound */
 217         r += fsl_pci_setup_inbound_windows(r);
 218
 219         /* outbound memory */
 220         pci_set_region(r++,
 221                        CONFIG_SYS_PCI2_MEM_BASE,
 222                        CONFIG_SYS_PCI2_MEM_PHYS,
 223                        CONFIG_SYS_PCI2_MEM_SIZE,
 224                        PCI_REGION_MEM);
 225
 226         /* outbound io */
 227         pci_set_region(r++,
 228                        CONFIG_SYS_PCI2_IO_BASE,
 229                        CONFIG_SYS_PCI2_IO_PHYS,
 230                        CONFIG_SYS_PCI2_IO_SIZE,
 231                        PCI_REGION_IO);
 232
 233         hose->region_count = r - hose->regions;
 234
 235         hose->first_busno=first_free_busno;
 236         pci_setup_indirect(hose, (int) &pci->cfg_addr, (int) &pci->cfg_data);
 237
 238         fsl_pci_init(hose);
 239
 240         first_free_busno=hose->last_busno+1;
 241         printf ("    PCI-EXPRESS 2 on bus %02x - %02x\n",
 242                 hose->first_busno,hose->last_busno);
 243 }
 244 #else
 245         puts("PCI-EXPRESS 2: Disabled\n");
 246 #endif /* CONFIG_PCI2 */
 247
 248 }
 249
 250
 251 #if defined(CONFIG_OF_BOARD_SETUP)
 252 extern void ft_fsl_pci_setup(void *blob, const char *pci_alias,
 253                         struct pci_controller *hose);
 254
 255 void
 256 ft_board_setup(void *blob, bd_t *bd)
 257 {
 258         ft_cpu_setup(blob, bd);
 259
 260 #ifdef CONFIG_PCI1
 261         ft_fsl_pci_setup(blob, "pci0", &pci1_hose);
 262 #endif
 263 #ifdef CONFIG_PCI2
 264         ft_fsl_pci_setup(blob, "pci1", &pci2_hose);
 265 #endif
 266 }
 267 #endif
 268
 269
 270 /*
 271  * get_board_sys_clk
 272  *      Reads the FPGA on board for CONFIG_SYS_CLK_FREQ
 273  */
 274
 275 unsigned long
 276 get_board_sys_clk(ulong dummy)
 277 {
 278         u8 i, go_bit, rd_clks;
 279         ulong val = 0;
 280
 281         go_bit = in8(PIXIS_BASE + PIXIS_VCTL);
 282         go_bit &= 0x01;
 283
 284         rd_clks = in8(PIXIS_BASE + PIXIS_VCFGEN0);
 285         rd_clks &= 0x1C;
 286
 287         /*
 288          * Only if both go bit and the SCLK bit in VCFGEN0 are set
 289          * should we be using the AUX register. Remember, we also set the
 290          * GO bit to boot from the alternate bank on the on-board flash
 291          */
 292
 293         if (go_bit) {
 294                 if (rd_clks == 0x1c)
 295                         i = in8(PIXIS_BASE + PIXIS_AUX);
 296                 else
 297                         i = in8(PIXIS_BASE + PIXIS_SPD);
 298         } else {
 299                 i = in8(PIXIS_BASE + PIXIS_SPD);
 300         }
 301
 302         i &= 0x07;
 303
 304         switch (i) {
 305         case 0:
 306                 val = 33000000;
 307                 break;
 308         case 1:
 309                 val = 40000000;
 310                 break;
 311         case 2:
 312                 val = 50000000;
 313                 break;
 314         case 3:
 315                 val = 66000000;
 316                 break;
 317         case 4:
 318                 val = 83000000;
 319                 break;
 320         case 5:
 321                 val = 100000000;
 322                 break;
 323         case 6:
 324                 val = 134000000;
 325                 break;
 326         case 7:
 327                 val = 166000000;
 328                 break;
 329         }
 330
 331         return val;
 332 }
 333
 334 int board_eth_init(bd_t *bis)
 335 {
 336         /* Initialize TSECs */
 337         cpu_eth_init(bis);
 338         return pci_eth_init(bis);
 339 }