board/freescale/mpc8572ds/mpc8572ds.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2007-2011 Freescale Semiconductor, Inc.
   4  */
   5
   6 #include <common.h>
   7 #include <command.h>
   8 #include <env.h>
   9 #include <image.h>
  10 #include <init.h>
  11 #include <net.h>
  12 #include <pci.h>
  13 #include <asm/processor.h>
  14 #include <asm/mmu.h>
  15 #include <asm/cache.h>
  16 #include <asm/immap_85xx.h>
  17 #include <asm/fsl_pci.h>
  18 #include <fsl_ddr_sdram.h>
  19 #include <asm/io.h>
  20 #include <asm/fsl_serdes.h>
  21 #include <miiphy.h>
  22 #include <linux/libfdt.h>
  23 #include <fdt_support.h>
  24 #include <tsec.h>
  25 #include <fsl_mdio.h>
  26 #include <netdev.h>
  27
  28 #include "../common/sgmii_riser.h"
  29
  30 int checkboard (void)
  31 {
  32         u8 vboot;
  33         u8 *pixis_base = (u8 *)PIXIS_BASE;
  34
  35         printf("Board: MPC8572DS Sys ID: 0x%02x, "
  36                 "Sys Ver: 0x%02x, FPGA Ver: 0x%02x, ",
  37                 in_8(pixis_base + PIXIS_ID), in_8(pixis_base + PIXIS_VER),
  38                 in_8(pixis_base + PIXIS_PVER));
  39
  40         vboot = in_8(pixis_base + PIXIS_VBOOT);
  41         switch ((vboot & PIXIS_VBOOT_LBMAP) >> 6) {
  42                 case PIXIS_VBOOT_LBMAP_NOR0:
  43                         puts ("vBank: 0\n");
  44                         break;
  45                 case PIXIS_VBOOT_LBMAP_PJET:
  46                         puts ("Promjet\n");
  47                         break;
  48                 case PIXIS_VBOOT_LBMAP_NAND:
  49                         puts ("NAND\n");
  50                         break;
  51                 case PIXIS_VBOOT_LBMAP_NOR1:
  52                         puts ("vBank: 1\n");
  53                         break;
  54         }
  55
  56         return 0;
  57 }
  58
  59
  60 #if !defined(CONFIG_SPD_EEPROM)
  61 /*
  62  * Fixed sdram init -- doesn't use serial presence detect.
  63  */
  64
  65 phys_size_t fixed_sdram (void)
  66 {
  67         volatile immap_t *immap = (immap_t *)CONFIG_SYS_IMMR;
  68         struct ccsr_ddr __iomem *ddr = &immap->im_ddr;
  69         uint d_init;
  70
  71         ddr->cs0_bnds = CONFIG_SYS_DDR_CS0_BNDS;
  72         ddr->cs0_config = CONFIG_SYS_DDR_CS0_CONFIG;
  73
  74         ddr->timing_cfg_3 = CONFIG_SYS_DDR_TIMING_3;
  75         ddr->timing_cfg_0 = CONFIG_SYS_DDR_TIMING_0;
  76         ddr->timing_cfg_1 = CONFIG_SYS_DDR_TIMING_1;
  77         ddr->timing_cfg_2 = CONFIG_SYS_DDR_TIMING_2;
  78         ddr->sdram_mode = CONFIG_SYS_DDR_MODE_1;
  79         ddr->sdram_mode_2 = CONFIG_SYS_DDR_MODE_2;
  80         ddr->sdram_interval = CONFIG_SYS_DDR_INTERVAL;
  81         ddr->sdram_data_init = CONFIG_SYS_DDR_DATA_INIT;
  82         ddr->sdram_clk_cntl = CONFIG_SYS_DDR_CLK_CTRL;
  83         ddr->sdram_cfg_2 = CONFIG_SYS_DDR_CONTROL2;
  84
  85 #if defined (CONFIG_DDR_ECC)
  86         ddr->err_int_en = CONFIG_SYS_DDR_ERR_INT_EN;
  87         ddr->err_disable = CONFIG_SYS_DDR_ERR_DIS;
  88         ddr->err_sbe = CONFIG_SYS_DDR_SBE;
  89 #endif
  90         asm("sync;isync");
  91
  92         udelay(500);
  93
  94         ddr->sdram_cfg = CONFIG_SYS_DDR_CONTROL;
  95
  96 #if defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  97         d_init = 1;
  98         debug("DDR - 1st controller: memory initializing\n");
  99         /*
 100          * Poll until memory is initialized.
 101          * 512 Meg at 400 might hit this 200 times or so.
 102          */
 103         while ((ddr->sdram_cfg_2 & (d_init << 4)) != 0) {
 104                 udelay(1000);
 105         }
 106         debug("DDR: memory initialized\n\n");
 107         asm("sync; isync");
 108         udelay(500);
 109 #endif
 110
 111         return 512 * 1024 * 1024;
 112 }
 113
 114 #endif
 115
 116 #ifdef CONFIG_PCI
 117 void pci_init_board(void)
 118 {
 119         struct pci_controller *hose;
 120
 121         fsl_pcie_init_board(0);
 122
 123         hose = find_hose_by_cfg_addr((void *)(CONFIG_SYS_PCIE3_ADDR));
 124
 125         if (hose) {
 126                 u32 temp32;
 127                 u8 uli_busno = hose->first_busno + 2;
 128
 129                 /*
 130                  * Activate ULI1575 legacy chip by performing a fake
 131                  * memory access.  Needed to make ULI RTC work.
 132                  * Device 1d has the first on-board memory BAR.
 133                  */
 134                 pci_hose_read_config_dword(hose, PCI_BDF(uli_busno, 0x1d, 0),
 135                                 PCI_BASE_ADDRESS_1, &temp32);
 136
 137                 if (temp32 >= CONFIG_SYS_PCIE3_MEM_BUS) {
 138                         void *p = pci_mem_to_virt(PCI_BDF(uli_busno, 0x1d, 0),
 139                                         temp32, 4, 0);
 140                         debug(" uli1572 read to %p\n", p);
 141                         in_be32(p);
 142                 }
 143         }
 144 }
 145 #endif
 146
 147 int board_early_init_r(void)
 148 {
 149         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 150         int flash_esel = find_tlb_idx((void *)flashbase, 1);
 151
 152         /*
 153          * Remap Boot flash + PROMJET region to caching-inhibited
 154          * so that flash can be erased properly.
 155          */
 156
 157         /* Flush d-cache and invalidate i-cache of any FLASH data */
 158         flush_dcache();
 159         invalidate_icache();
 160
 161         if (flash_esel == -1) {
 162                 /* very unlikely unless something is messed up */
 163                 puts("Error: Could not find TLB for FLASH BASE\n");
 164                 flash_esel = 2; /* give our best effort to continue */
 165         } else {
 166                 /* invalidate existing TLB entry for flash + promjet */
 167                 disable_tlb(flash_esel);
 168         }
 169
 170         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,       /* tlb, epn, rpn */
 171                         MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G, /* perms, wimge */
 172                         0, flash_esel, BOOKE_PAGESZ_256M, 1);   /* ts, esel, tsize, iprot */
 173
 174         return 0;
 175 }
 176
 177 int board_eth_init(bd_t *bis)
 178 {
 179 #ifdef CONFIG_TSEC_ENET
 180         struct fsl_pq_mdio_info mdio_info;
 181         struct tsec_info_struct tsec_info[4];
 182         int num = 0;
 183
 184 #ifdef CONFIG_TSEC1
 185         SET_STD_TSEC_INFO(tsec_info[num], 1);
 186         if (is_serdes_configured(SGMII_TSEC1)) {
 187                 puts("eTSEC1 is in sgmii mode.\n");
 188                 tsec_info[num].flags |= TSEC_SGMII;
 189         }
 190         num++;
 191 #endif
 192 #ifdef CONFIG_TSEC2
 193         SET_STD_TSEC_INFO(tsec_info[num], 2);
 194         if (is_serdes_configured(SGMII_TSEC2)) {
 195                 puts("eTSEC2 is in sgmii mode.\n");
 196                 tsec_info[num].flags |= TSEC_SGMII;
 197         }
 198         num++;
 199 #endif
 200 #ifdef CONFIG_TSEC3
 201         SET_STD_TSEC_INFO(tsec_info[num], 3);
 202         if (is_serdes_configured(SGMII_TSEC3)) {
 203                 puts("eTSEC3 is in sgmii mode.\n");
 204                 tsec_info[num].flags |= TSEC_SGMII;
 205         }
 206         num++;
 207 #endif
 208 #ifdef CONFIG_TSEC4
 209         SET_STD_TSEC_INFO(tsec_info[num], 4);
 210         if (is_serdes_configured(SGMII_TSEC4)) {
 211                 puts("eTSEC4 is in sgmii mode.\n");
 212                 tsec_info[num].flags |= TSEC_SGMII;
 213         }
 214         num++;
 215 #endif
 216
 217         if (!num) {
 218                 printf("No TSECs initialized\n");
 219
 220                 return 0;
 221         }
 222
 223 #ifdef CONFIG_FSL_SGMII_RISER
 224         fsl_sgmii_riser_init(tsec_info, num);
 225 #endif
 226
 227         mdio_info.regs = (struct tsec_mii_mng *)CONFIG_SYS_MDIO_BASE_ADDR;
 228         mdio_info.name = DEFAULT_MII_NAME;
 229         fsl_pq_mdio_init(bis, &mdio_info);
 230
 231         tsec_eth_init(bis, tsec_info, num);
 232 #endif
 233
 234         return pci_eth_init(bis);
 235 }
 236
 237 #if defined(CONFIG_OF_BOARD_SETUP)
 238 int ft_board_setup(void *blob, bd_t *bd)
 239 {
 240         phys_addr_t base;
 241         phys_size_t size;
 242
 243         ft_cpu_setup(blob, bd);
 244
 245         base = env_get_bootm_low();
 246         size = env_get_bootm_size();
 247
 248         fdt_fixup_memory(blob, (u64)base, (u64)size);
 249
 250         FT_FSL_PCI_SETUP;
 251
 252 #ifdef CONFIG_FSL_SGMII_RISER
 253         fsl_sgmii_riser_fdt_fixup(blob);
 254 #endif
 255
 256         return 0;
 257 }
 258 #endif