board/freescale/ls1043ardb/ls1043ardb.c

   1 /*
   2  * Copyright 2015 Freescale Semiconductor, Inc.
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6
   7 #include <common.h>
   8 #include <i2c.h>
   9 #include <asm/io.h>
  10 #include <asm/arch/clock.h>
  11 #include <asm/arch/fsl_serdes.h>
  12 #include <asm/arch/soc.h>
  13 #include <hwconfig.h>
  14 #include <ahci.h>
  15 #include <mmc.h>
  16 #include <scsi.h>
  17 #include <fm_eth.h>
  18 #include <fsl_csu.h>
  19 #include <fsl_esdhc.h>
  20 #include <fsl_ifc.h>
  21 #include "cpld.h"
  22
  23 DECLARE_GLOBAL_DATA_PTR;
  24
  25 int checkboard(void)
  26 {
  27         static const char *freq[3] = {"100.00MHZ", "156.25MHZ"};
  28         u8 cfg_rcw_src1, cfg_rcw_src2;
  29         u32 cfg_rcw_src;
  30         u32 sd1refclk_sel;
  31
  32         printf("Board: LS1043ARDB, boot from ");
  33
  34         cfg_rcw_src1 = CPLD_READ(cfg_rcw_src1);
  35         cfg_rcw_src2 = CPLD_READ(cfg_rcw_src2);
  36         cpld_rev_bit(&cfg_rcw_src1);
  37         cfg_rcw_src = cfg_rcw_src1;
  38         cfg_rcw_src = (cfg_rcw_src << 1) | cfg_rcw_src2;
  39
  40         if (cfg_rcw_src == 0x25)
  41                 printf("vBank %d\n", CPLD_READ(vbank));
  42         else if (cfg_rcw_src == 0x106)
  43                 puts("NAND\n");
  44         else
  45                 printf("Invalid setting of SW4\n");
  46
  47         printf("CPLD:  V%x.%x\nPCBA:  V%x.0\n", CPLD_READ(cpld_ver),
  48                CPLD_READ(cpld_ver_sub), CPLD_READ(pcba_ver));
  49
  50         puts("SERDES Reference Clocks:\n");
  51         sd1refclk_sel = CPLD_READ(sd1refclk_sel);
  52         printf("SD1_CLK1 = %s, SD1_CLK2 = %s\n", freq[sd1refclk_sel], freq[0]);
  53
  54         return 0;
  55 }
  56
  57 int dram_init(void)
  58 {
  59         gd->ram_size = initdram(0);
  60
  61         return 0;
  62 }
  63
  64 int board_early_init_f(void)
  65 {
  66         fsl_lsch2_early_init_f();
  67         return 0;
  68 }
  69
  70 int board_init(void)
  71 {
  72         struct ccsr_cci400 *cci = (struct ccsr_cci400 *)CONFIG_SYS_CCI400_ADDR;
  73
  74         /*
  75          * Set CCI-400 control override register to enable barrier
  76          * transaction
  77          */
  78         out_le32(&cci->ctrl_ord, CCI400_CTRLORD_EN_BARRIER);
  79
  80 #ifdef CONFIG_FSL_IFC
  81         init_final_memctl_regs();
  82 #endif
  83
  84 #ifdef CONFIG_ENV_IS_NOWHERE
  85         gd->env_addr = (ulong)&default_environment[0];
  86 #endif
  87
  88 #ifdef CONFIG_LAYERSCAPE_NS_ACCESS
  89         enable_layerscape_ns_access();
  90 #endif
  91
  92         return 0;
  93 }
  94
  95 int config_board_mux(void)
  96 {
  97         return 0;
  98 }
  99
 100 #if defined(CONFIG_MISC_INIT_R)
 101 int misc_init_r(void)
 102 {
 103         config_board_mux();
 104
 105         return 0;
 106 }
 107 #endif
 108
 109 int ft_board_setup(void *blob, bd_t *bd)
 110 {
 111         ft_cpu_setup(blob, bd);
 112
 113 #ifdef CONFIG_SYS_DPAA_FMAN
 114         fdt_fixup_fman_ethernet(blob);
 115 #endif
 116         return 0;
 117 }
 118
 119 u8 flash_read8(void *addr)
 120 {
 121         return __raw_readb(addr + 1);
 122 }
 123
 124 void flash_write16(u16 val, void *addr)
 125 {
 126         u16 shftval = (((val >> 8) & 0xff) | ((val << 8) & 0xff00));
 127
 128         __raw_writew(shftval, addr);
 129 }
 130
 131 u16 flash_read16(void *addr)
 132 {
 133         u16 val = __raw_readw(addr);
 134
 135         return (((val) >> 8) & 0x00ff) | (((val) << 8) & 0xff00);
 136 }