board/esd/cpci750/mv_eth.c

   1 /*
   2  * (C) Copyright 2003
   3  * Ingo Assmus <ingo.assmus@keymile.com>
   4  *
   5  * based on - Driver for MV64360X ethernet ports
   6  * Copyright (C) 2002 rabeeh@galileo.co.il
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 /*
  28  * mv_eth.c - header file for the polled mode GT ethernet driver
  29  */
  30 #include <common.h>
  31 #include <net.h>
  32 #include <malloc.h>
  33
  34 #include "mv_eth.h"
  35
  36 /* enable Debug outputs */
  37
  38 #undef DEBUG_MV_ETH
  39
  40 #ifdef DEBUG_MV_ETH
  41 #define DEBUG
  42 #define DP(x) x
  43 #else
  44 #define DP(x)
  45 #endif
  46
  47 #undef MV64360_CHECKSUM_OFFLOAD
  48 /*************************************************************************
  49 **************************************************************************
  50 **************************************************************************
  51 *  The first part is the high level driver of the gigE ethernet ports.   *
  52 **************************************************************************
  53 **************************************************************************
  54 *************************************************************************/
  55
  56 /* Definition for configuring driver */
  57 /* #define UPDATE_STATS_BY_SOFTWARE */
  58 #undef MV64360_RX_QUEUE_FILL_ON_TASK
  59
  60
  61 /* Constants */
  62 #define MAGIC_ETH_RUNNING               8031971
  63 #define MV64360_INTERNAL_SRAM_SIZE                      _256K
  64 #define EXTRA_BYTES 32
  65 #define WRAP       ETH_HLEN + 2 + 4 + 16
  66 #define BUFFER_MTU dev->mtu + WRAP
  67 #define INT_CAUSE_UNMASK_ALL            0x0007ffff
  68 #define INT_CAUSE_UNMASK_ALL_EXT        0x0011ffff
  69 #ifdef MV64360_RX_FILL_ON_TASK
  70 #define INT_CAUSE_MASK_ALL              0x00000000
  71 #define INT_CAUSE_CHECK_BITS            INT_CAUSE_UNMASK_ALL
  72 #define INT_CAUSE_CHECK_BITS_EXT        INT_CAUSE_UNMASK_ALL_EXT
  73 #endif
  74
  75 /* Read/Write to/from MV64360 internal registers */
  76 #define MV_REG_READ(offset) my_le32_to_cpu(* (volatile unsigned int *) (INTERNAL_REG_BASE_ADDR + offset))
  77 #define MV_REG_WRITE(offset,data) *(volatile unsigned int *) (INTERNAL_REG_BASE_ADDR + offset) = my_cpu_to_le32 (data)
  78 #define MV_SET_REG_BITS(regOffset,bits) ((*((volatile unsigned int*)((INTERNAL_REG_BASE_ADDR) + (regOffset)))) |= ((unsigned int)my_cpu_to_le32(bits)))
  79 #define MV_RESET_REG_BITS(regOffset,bits) ((*((volatile unsigned int*)((INTERNAL_REG_BASE_ADDR) + (regOffset)))) &= ~((unsigned int)my_cpu_to_le32(bits)))
  80
  81 /* Static function declarations */
  82 static int mv64360_eth_real_open (struct eth_device *eth);
  83 static int mv64360_eth_real_stop (struct eth_device *eth);
  84 static struct net_device_stats *mv64360_eth_get_stats (struct eth_device
  85                                                        *dev);
  86 static void eth_port_init_mac_tables (ETH_PORT eth_port_num);
  87 static void mv64360_eth_update_stat (struct eth_device *dev);
  88 bool db64360_eth_start (struct eth_device *eth);
  89 unsigned int eth_read_mib_counter (ETH_PORT eth_port_num,
  90                                    unsigned int mib_offset);
  91 int mv64360_eth_receive (struct eth_device *dev);
  92
  93 int mv64360_eth_xmit (struct eth_device *, volatile void *packet, int length);
  94
  95 #ifndef  UPDATE_STATS_BY_SOFTWARE
  96 static void mv64360_eth_print_stat (struct eth_device *dev);
  97 #endif
  98
  99 extern unsigned int INTERNAL_REG_BASE_ADDR;
 100
 101 /*************************************************
 102  *Helper functions - used inside the driver only *
 103  *************************************************/
 104 #ifdef DEBUG_MV_ETH
 105 void print_globals (struct eth_device *dev)
 106 {
 107         printf ("Ethernet PRINT_Globals-Debug function\n");
 108         printf ("Base Address for ETH_PORT_INFO:        %08x\n",
 109                 (unsigned int) dev->priv);
 110         printf ("Base Address for mv64360_eth_priv:     %08x\n",
 111                 (unsigned int) &(((ETH_PORT_INFO *) dev->priv)->
 112                                  port_private));
 113
 114         printf ("GT Internal Base Address:      %08x\n",
 115                 INTERNAL_REG_BASE_ADDR);
 116         printf ("Base Address for TX-DESCs:     %08x    Number of allocated Buffers %d\n", (unsigned int) ((ETH_PORT_INFO *) dev->priv)->p_tx_desc_area_base[0], MV64360_TX_QUEUE_SIZE);
 117         printf ("Base Address for RX-DESCs:     %08x    Number of allocated Buffers %d\n", (unsigned int) ((ETH_PORT_INFO *) dev->priv)->p_rx_desc_area_base[0], MV64360_RX_QUEUE_SIZE);
 118         printf ("Base Address for RX-Buffer:    %08x    allocated Bytes %d\n",
 119                 (unsigned int) ((ETH_PORT_INFO *) dev->priv)->
 120                 p_rx_buffer_base[0],
 121                 (MV64360_RX_QUEUE_SIZE * MV64360_RX_BUFFER_SIZE) + 32);
 122         printf ("Base Address for TX-Buffer:    %08x    allocated Bytes %d\n",
 123                 (unsigned int) ((ETH_PORT_INFO *) dev->priv)->
 124                 p_tx_buffer_base[0],
 125                 (MV64360_TX_QUEUE_SIZE * MV64360_TX_BUFFER_SIZE) + 32);
 126 }
 127 #endif
 128
 129 #define my_cpu_to_le32(x) my_le32_to_cpu((x))
 130
 131 unsigned long my_le32_to_cpu (unsigned long x)
 132 {
 133         return (((x & 0x000000ffU) << 24) |
 134                 ((x & 0x0000ff00U) << 8) |
 135                 ((x & 0x00ff0000U) >> 8) | ((x & 0xff000000U) >> 24));
 136 }
 137
 138
 139 /**********************************************************************
 140  * mv64360_eth_print_phy_status
 141  *
 142  * Prints gigabit ethenret phy status
 143  *
 144  * Input : pointer to ethernet interface network device structure
 145  * Output : N/A
 146  **********************************************************************/
 147
 148 static void mv64360_eth_print_phy_status (struct eth_device *dev)
 149 {
 150         struct mv64360_eth_priv *port_private;
 151         unsigned int port_num;
 152         ETH_PORT_INFO *ethernet_private = (ETH_PORT_INFO *) dev->priv;
 153         unsigned int port_status, phy_reg_data;
 154
 155         port_private =
 156                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 157         port_num = port_private->port_num;
 158
 159         /* Check Link status on phy */
 160         eth_port_read_smi_reg (port_num, 1, &phy_reg_data);
 161         if (!(phy_reg_data & 0x20)) {
 162                 printf ("Ethernet port changed link status to DOWN\n");
 163         } else {
 164                 port_status =
 165                         MV_REG_READ (MV64360_ETH_PORT_STATUS_REG (port_num));
 166                 printf ("Ethernet status port %d: Link up", port_num);
 167                 printf (", %s",
 168                         (port_status & BIT2) ? "Full Duplex" : "Half Duplex");
 169                 if (port_status & BIT4)
 170                         printf (", Speed 1 Gbps");
 171                 else
 172                         printf (", %s",
 173                                 (port_status & BIT5) ? "Speed 100 Mbps" :
 174                                 "Speed 10 Mbps");
 175                 printf ("\n");
 176         }
 177 }
 178
 179 /**********************************************************************
 180  * u-boot entry functions for mv64360_eth
 181  *
 182  **********************************************************************/
 183 int db64360_eth_probe (struct eth_device *dev)
 184 {
 185         return ((int) db64360_eth_start (dev));
 186 }
 187
 188 int db64360_eth_poll (struct eth_device *dev)
 189 {
 190         return mv64360_eth_receive (dev);
 191 }
 192
 193 int db64360_eth_transmit(struct eth_device *dev, void *packet, int length)
 194 {
 195         mv64360_eth_xmit (dev, packet, length);
 196         return 0;
 197 }
 198
 199 void db64360_eth_disable (struct eth_device *dev)
 200 {
 201         mv64360_eth_stop (dev);
 202 }
 203
 204
 205 void mv6436x_eth_initialize (bd_t * bis)
 206 {
 207         struct eth_device *dev;
 208         ETH_PORT_INFO *ethernet_private;
 209         struct mv64360_eth_priv *port_private;
 210         int devnum, x, temp;
 211         char *s, *e, buf[64];
 212
 213         for (devnum = 0; devnum < MV_ETH_DEVS; devnum++) {
 214                 dev = calloc (sizeof (*dev), 1);
 215                 if (!dev) {
 216                         printf ("%s: mv_enet%d allocation failure, %s\n",
 217                                 __FUNCTION__, devnum, "eth_device structure");
 218                         return;
 219                 }
 220
 221                 /* must be less than sizeof(dev->name) */
 222                 sprintf (dev->name, "mv_enet%d", devnum);
 223
 224 #ifdef DEBUG
 225                 printf ("Initializing %s\n", dev->name);
 226 #endif
 227
 228                 /* Extract the MAC address from the environment */
 229                 switch (devnum) {
 230                 case 0:
 231                         s = "ethaddr";
 232                         break;
 233
 234                 case 1:
 235                         s = "eth1addr";
 236                         break;
 237
 238                 case 2:
 239                         s = "eth2addr";
 240                         break;
 241
 242                 default:        /* this should never happen */
 243                         printf ("%s: Invalid device number %d\n",
 244                                 __FUNCTION__, devnum);
 245                         return;
 246                 }
 247
 248                 temp = getenv_f(s, buf, sizeof (buf));
 249                 s = (temp > 0) ? buf : NULL;
 250
 251 #ifdef DEBUG
 252                 printf ("Setting MAC %d to %s\n", devnum, s);
 253 #endif
 254                 for (x = 0; x < 6; ++x) {
 255                         dev->enetaddr[x] = s ? simple_strtoul (s, &e, 16) : 0;
 256                         if (s)
 257                                 s = (*e) ? e + 1 : e;
 258                 }
 259                 /* ronen - set the MAC addr in the HW */
 260                 eth_port_uc_addr_set (devnum, dev->enetaddr, 0);
 261
 262                 dev->init = (void *) db64360_eth_probe;
 263                 dev->halt = (void *) ethernet_phy_reset;
 264                 dev->send = (void *) db64360_eth_transmit;
 265                 dev->recv = (void *) db64360_eth_poll;
 266
 267                 ethernet_private =
 268                         calloc (sizeof (*ethernet_private), 1);
 269                 dev->priv = (void *) ethernet_private;
 270                 if (!ethernet_private) {
 271                         printf ("%s: %s allocation failure, %s\n",
 272                                 __FUNCTION__, dev->name,
 273                                 "Private Device Structure");
 274                         free (dev);
 275                         return;
 276                 }
 277                 /* start with an zeroed ETH_PORT_INFO */
 278                 memset (ethernet_private, 0, sizeof (ETH_PORT_INFO));
 279                 memcpy (ethernet_private->port_mac_addr, dev->enetaddr, 6);
 280
 281                 /* set pointer to memory for stats data structure etc... */
 282                 port_private =
 283                         calloc (sizeof (*ethernet_private), 1);
 284                 ethernet_private->port_private = (void *)port_private;
 285                 if (!port_private) {
 286                         printf ("%s: %s allocation failure, %s\n",
 287                                 __FUNCTION__, dev->name,
 288                                 "Port Private Device Structure");
 289
 290                         free (ethernet_private);
 291                         free (dev);
 292                         return;
 293                 }
 294
 295                 port_private->stats =
 296                         calloc (sizeof (struct net_device_stats), 1);
 297                 if (!port_private->stats) {
 298                         printf ("%s: %s allocation failure, %s\n",
 299                                 __FUNCTION__, dev->name,
 300                                 "Net stat Structure");
 301
 302                         free (port_private);
 303                         free (ethernet_private);
 304                         free (dev);
 305                         return;
 306                 }
 307                 memset (ethernet_private->port_private, 0,
 308                         sizeof (struct mv64360_eth_priv));
 309                 switch (devnum) {
 310                 case 0:
 311                         ethernet_private->port_num = ETH_0;
 312                         break;
 313                 case 1:
 314                         ethernet_private->port_num = ETH_1;
 315                         break;
 316                 case 2:
 317                         ethernet_private->port_num = ETH_2;
 318                         break;
 319                 default:
 320                         printf ("Invalid device number %d\n", devnum);
 321                         break;
 322                 };
 323
 324                 port_private->port_num = devnum;
 325                 /*
 326                  * Read MIB counter on the GT in order to reset them,
 327                  * then zero all the stats fields in memory
 328                  */
 329                 mv64360_eth_update_stat (dev);
 330                 memset (port_private->stats, 0,
 331                         sizeof (struct net_device_stats));
 332                 /* Extract the MAC address from the environment */
 333                 switch (devnum) {
 334                 case 0:
 335                         s = "ethaddr";
 336                         break;
 337
 338                 case 1:
 339                         s = "eth1addr";
 340                         break;
 341
 342                 case 2:
 343                         s = "eth2addr";
 344                         break;
 345
 346                 default:        /* this should never happen */
 347                         printf ("%s: Invalid device number %d\n",
 348                                 __FUNCTION__, devnum);
 349                         return;
 350                 }
 351
 352                 temp = getenv_f(s, buf, sizeof (buf));
 353                 s = (temp > 0) ? buf : NULL;
 354
 355 #ifdef DEBUG
 356                 printf ("Setting MAC %d to %s\n", devnum, s);
 357 #endif
 358                 for (x = 0; x < 6; ++x) {
 359                         dev->enetaddr[x] = s ? simple_strtoul (s, &e, 16) : 0;
 360                         if (s)
 361                                 s = (*e) ? e + 1 : e;
 362                 }
 363
 364                 DP (printf ("Allocating descriptor and buffer rings\n"));
 365
 366                 ethernet_private->p_rx_desc_area_base[0] =
 367                         (ETH_RX_DESC *) memalign (16,
 368                                                   RX_DESC_ALIGNED_SIZE *
 369                                                   MV64360_RX_QUEUE_SIZE + 1);
 370                 ethernet_private->p_tx_desc_area_base[0] =
 371                         (ETH_TX_DESC *) memalign (16,
 372                                                   TX_DESC_ALIGNED_SIZE *
 373                                                   MV64360_TX_QUEUE_SIZE + 1);
 374
 375                 ethernet_private->p_rx_buffer_base[0] =
 376                         (char *) memalign (16,
 377                                            MV64360_RX_QUEUE_SIZE *
 378                                            MV64360_TX_BUFFER_SIZE + 1);
 379                 ethernet_private->p_tx_buffer_base[0] =
 380                         (char *) memalign (16,
 381                                            MV64360_RX_QUEUE_SIZE *
 382                                            MV64360_TX_BUFFER_SIZE + 1);
 383
 384 #ifdef DEBUG_MV_ETH
 385                 /* DEBUG OUTPUT prints adresses of globals */
 386                 print_globals (dev);
 387 #endif
 388                 eth_register (dev);
 389
 390         }
 391         DP (printf ("%s: exit\n", __FUNCTION__));
 392
 393 }
 394
 395 /**********************************************************************
 396  * mv64360_eth_open
 397  *
 398  * This function is called when openning the network device. The function
 399  * should initialize all the hardware, initialize cyclic Rx/Tx
 400  * descriptors chain and buffers and allocate an IRQ to the network
 401  * device.
 402  *
 403  * Input : a pointer to the network device structure
 404  * / / ronen - changed the output to match  net/eth.c needs
 405  * Output : nonzero of success , zero if fails.
 406  * under construction
 407  **********************************************************************/
 408
 409 int mv64360_eth_open (struct eth_device *dev)
 410 {
 411         return (mv64360_eth_real_open (dev));
 412 }
 413
 414 /* Helper function for mv64360_eth_open */
 415 static int mv64360_eth_real_open (struct eth_device *dev)
 416 {
 417
 418         unsigned int queue;
 419         ETH_PORT_INFO *ethernet_private;
 420         struct mv64360_eth_priv *port_private;
 421         unsigned int port_num;
 422         u32 phy_reg_data;
 423
 424         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 425         /* ronen - when we update the MAC env params we only update dev->enetaddr
 426            see ./net/eth.c eth_set_enetaddr() */
 427         memcpy (ethernet_private->port_mac_addr, dev->enetaddr, 6);
 428
 429         port_private =
 430                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 431         port_num = port_private->port_num;
 432
 433         /* Stop RX Queues */
 434         MV_REG_WRITE (MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG (port_num),
 435                       0x0000ff00);
 436
 437         /* Clear the ethernet port interrupts */
 438         MV_REG_WRITE (MV64360_ETH_INTERRUPT_CAUSE_REG (port_num), 0);
 439         MV_REG_WRITE (MV64360_ETH_INTERRUPT_CAUSE_EXTEND_REG (port_num), 0);
 440
 441         /* Unmask RX buffer and TX end interrupt */
 442         MV_REG_WRITE (MV64360_ETH_INTERRUPT_MASK_REG (port_num),
 443                       INT_CAUSE_UNMASK_ALL);
 444
 445         /* Unmask phy and link status changes interrupts */
 446         MV_REG_WRITE (MV64360_ETH_INTERRUPT_EXTEND_MASK_REG (port_num),
 447                       INT_CAUSE_UNMASK_ALL_EXT);
 448
 449         /* Set phy address of the port */
 450         ethernet_private->port_phy_addr = 0x8 + port_num;
 451
 452         /* Activate the DMA channels etc */
 453         eth_port_init (ethernet_private);
 454
 455
 456         /* "Allocate" setup TX rings */
 457
 458         for (queue = 0; queue < MV64360_TX_QUEUE_NUM; queue++) {
 459                 unsigned int size;
 460
 461                 port_private->tx_ring_size[queue] = MV64360_TX_QUEUE_SIZE;
 462                 size = (port_private->tx_ring_size[queue] * TX_DESC_ALIGNED_SIZE);      /*size = no of DESCs times DESC-size */
 463                 ethernet_private->tx_desc_area_size[queue] = size;
 464
 465                 /* first clear desc area completely */
 466                 memset ((void *) ethernet_private->p_tx_desc_area_base[queue],
 467                         0, ethernet_private->tx_desc_area_size[queue]);
 468
 469                 /* initialize tx desc ring with low level driver */
 470                 if (ether_init_tx_desc_ring
 471                     (ethernet_private, ETH_Q0,
 472                      port_private->tx_ring_size[queue],
 473                      MV64360_TX_BUFFER_SIZE /* Each Buffer is 1600 Byte */ ,
 474                      (unsigned int) ethernet_private->
 475                      p_tx_desc_area_base[queue],
 476                      (unsigned int) ethernet_private->
 477                      p_tx_buffer_base[queue]) == false)
 478                         printf ("### Error initializing TX Ring\n");
 479         }
 480
 481         /* "Allocate" setup RX rings */
 482         for (queue = 0; queue < MV64360_RX_QUEUE_NUM; queue++) {
 483                 unsigned int size;
 484
 485                 /* Meantime RX Ring are fixed - but must be configurable by user */
 486                 port_private->rx_ring_size[queue] = MV64360_RX_QUEUE_SIZE;
 487                 size = (port_private->rx_ring_size[queue] *
 488                         RX_DESC_ALIGNED_SIZE);
 489                 ethernet_private->rx_desc_area_size[queue] = size;
 490
 491                 /* first clear desc area completely */
 492                 memset ((void *) ethernet_private->p_rx_desc_area_base[queue],
 493                         0, ethernet_private->rx_desc_area_size[queue]);
 494                 if ((ether_init_rx_desc_ring
 495                      (ethernet_private, ETH_Q0,
 496                       port_private->rx_ring_size[queue],
 497                       MV64360_RX_BUFFER_SIZE /* Each Buffer is 1600 Byte */ ,
 498                       (unsigned int) ethernet_private->
 499                       p_rx_desc_area_base[queue],
 500                       (unsigned int) ethernet_private->
 501                       p_rx_buffer_base[queue])) == false)
 502                         printf ("### Error initializing RX Ring\n");
 503         }
 504
 505         eth_port_start (ethernet_private);
 506
 507         /* Set maximum receive buffer to 9700 bytes */
 508         MV_REG_WRITE (MV64360_ETH_PORT_SERIAL_CONTROL_REG (port_num),
 509                       (0x5 << 17) |
 510                       (MV_REG_READ
 511                        (MV64360_ETH_PORT_SERIAL_CONTROL_REG (port_num))
 512                        & 0xfff1ffff));
 513
 514         /*
 515          * Set ethernet MTU for leaky bucket mechanism to 0 - this will
 516          * disable the leaky bucket mechanism .
 517          */
 518
 519         MV_REG_WRITE (MV64360_ETH_MAXIMUM_TRANSMIT_UNIT (port_num), 0);
 520         MV_REG_READ (MV64360_ETH_PORT_STATUS_REG (port_num));
 521
 522         /* Check Link status on phy */
 523         eth_port_read_smi_reg (port_num, 1, &phy_reg_data);
 524         if (!(phy_reg_data & 0x20)) {
 525                 /* Reset PHY */
 526                 if ((ethernet_phy_reset (port_num)) != true) {
 527                         printf ("$$ Warnning: No link on port %d \n",
 528                                 port_num);
 529                         return 0;
 530                 } else {
 531                         eth_port_read_smi_reg (port_num, 1, &phy_reg_data);
 532                         if (!(phy_reg_data & 0x20)) {
 533                                 printf ("### Error: Phy is not active\n");
 534                                 return 0;
 535                         }
 536                 }
 537         } else {
 538                 mv64360_eth_print_phy_status (dev);
 539         }
 540         port_private->eth_running = MAGIC_ETH_RUNNING;
 541         return 1;
 542 }
 543
 544
 545 static int mv64360_eth_free_tx_rings (struct eth_device *dev)
 546 {
 547         unsigned int queue;
 548         ETH_PORT_INFO *ethernet_private;
 549         struct mv64360_eth_priv *port_private;
 550         unsigned int port_num;
 551         volatile ETH_TX_DESC *p_tx_curr_desc;
 552
 553         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 554         port_private =
 555                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 556         port_num = port_private->port_num;
 557
 558         /* Stop Tx Queues */
 559         MV_REG_WRITE (MV64360_ETH_TRANSMIT_QUEUE_COMMAND_REG (port_num),
 560                       0x0000ff00);
 561
 562         /* Free TX rings */
 563         DP (printf ("Clearing previously allocated TX queues... "));
 564         for (queue = 0; queue < MV64360_TX_QUEUE_NUM; queue++) {
 565                 /* Free on TX rings */
 566                 for (p_tx_curr_desc =
 567                      ethernet_private->p_tx_desc_area_base[queue];
 568                      ((unsigned int) p_tx_curr_desc <= (unsigned int)
 569                       ethernet_private->p_tx_desc_area_base[queue] +
 570                       ethernet_private->tx_desc_area_size[queue]);
 571                      p_tx_curr_desc =
 572                      (ETH_TX_DESC *) ((unsigned int) p_tx_curr_desc +
 573                                       TX_DESC_ALIGNED_SIZE)) {
 574                         /* this is inside for loop */
 575                         if (p_tx_curr_desc->return_info != 0) {
 576                                 p_tx_curr_desc->return_info = 0;
 577                                 DP (printf ("freed\n"));
 578                         }
 579                 }
 580                 DP (printf ("Done\n"));
 581         }
 582         return 0;
 583 }
 584
 585 static int mv64360_eth_free_rx_rings (struct eth_device *dev)
 586 {
 587         unsigned int queue;
 588         ETH_PORT_INFO *ethernet_private;
 589         struct mv64360_eth_priv *port_private;
 590         unsigned int port_num;
 591         volatile ETH_RX_DESC *p_rx_curr_desc;
 592
 593         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 594         port_private =
 595                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 596         port_num = port_private->port_num;
 597
 598
 599         /* Stop RX Queues */
 600         MV_REG_WRITE (MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG (port_num),
 601                       0x0000ff00);
 602
 603         /* Free RX rings */
 604         DP (printf ("Clearing previously allocated RX queues... "));
 605         for (queue = 0; queue < MV64360_RX_QUEUE_NUM; queue++) {
 606                 /* Free preallocated skb's on RX rings */
 607                 for (p_rx_curr_desc =
 608                      ethernet_private->p_rx_desc_area_base[queue];
 609                      (((unsigned int) p_rx_curr_desc <
 610                        ((unsigned int) ethernet_private->
 611                         p_rx_desc_area_base[queue] +
 612                         ethernet_private->rx_desc_area_size[queue])));
 613                      p_rx_curr_desc =
 614                      (ETH_RX_DESC *) ((unsigned int) p_rx_curr_desc +
 615                                       RX_DESC_ALIGNED_SIZE)) {
 616                         if (p_rx_curr_desc->return_info != 0) {
 617                                 p_rx_curr_desc->return_info = 0;
 618                                 DP (printf ("freed\n"));
 619                         }
 620                 }
 621                 DP (printf ("Done\n"));
 622         }
 623         return 0;
 624 }
 625
 626 /**********************************************************************
 627  * mv64360_eth_stop
 628  *
 629  * This function is used when closing the network device.
 630  * It updates the hardware,
 631  * release all memory that holds buffers and descriptors and release the IRQ.
 632  * Input : a pointer to the device structure
 633  * Output : zero if success , nonzero if fails
 634  *********************************************************************/
 635
 636 int mv64360_eth_stop (struct eth_device *dev)
 637 {
 638         /* Disable all gigE address decoder */
 639         MV_REG_WRITE (MV64360_ETH_BASE_ADDR_ENABLE_REG, 0x3f);
 640         DP (printf ("%s Ethernet stop called ... \n", __FUNCTION__));
 641         mv64360_eth_real_stop (dev);
 642
 643         return 0;
 644 };
 645
 646 /* Helper function for mv64360_eth_stop */
 647
 648 static int mv64360_eth_real_stop (struct eth_device *dev)
 649 {
 650         ETH_PORT_INFO *ethernet_private;
 651         struct mv64360_eth_priv *port_private;
 652         unsigned int port_num;
 653
 654         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 655         port_private =
 656                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 657         port_num = port_private->port_num;
 658
 659
 660         mv64360_eth_free_tx_rings (dev);
 661         mv64360_eth_free_rx_rings (dev);
 662
 663         eth_port_reset (ethernet_private->port_num);
 664         /* Disable ethernet port interrupts */
 665         MV_REG_WRITE (MV64360_ETH_INTERRUPT_CAUSE_REG (port_num), 0);
 666         MV_REG_WRITE (MV64360_ETH_INTERRUPT_CAUSE_EXTEND_REG (port_num), 0);
 667         /* Mask RX buffer and TX end interrupt */
 668         MV_REG_WRITE (MV64360_ETH_INTERRUPT_MASK_REG (port_num), 0);
 669         /* Mask phy and link status changes interrupts */
 670         MV_REG_WRITE (MV64360_ETH_INTERRUPT_EXTEND_MASK_REG (port_num), 0);
 671         MV_RESET_REG_BITS (MV64360_CPU_INTERRUPT0_MASK_HIGH,
 672                            BIT0 << port_num);
 673         /* Print Network statistics */
 674 #ifndef  UPDATE_STATS_BY_SOFTWARE
 675         /*
 676          * Print statistics (only if ethernet is running),
 677          * then zero all the stats fields in memory
 678          */
 679         if (port_private->eth_running == MAGIC_ETH_RUNNING) {
 680                 port_private->eth_running = 0;
 681                 mv64360_eth_print_stat (dev);
 682         }
 683         memset (port_private->stats, 0, sizeof (struct net_device_stats));
 684 #endif
 685         DP (printf ("\nEthernet stopped ... \n"));
 686         return 0;
 687 }
 688
 689
 690 /**********************************************************************
 691  * mv64360_eth_start_xmit
 692  *
 693  * This function is queues a packet in the Tx descriptor for
 694  * required port.
 695  *
 696  * Input : skb - a pointer to socket buffer
 697  *         dev - a pointer to the required port
 698  *
 699  * Output : zero upon success
 700  **********************************************************************/
 701
 702 int mv64360_eth_xmit (struct eth_device *dev, volatile void *dataPtr,
 703                       int dataSize)
 704 {
 705         ETH_PORT_INFO *ethernet_private;
 706         struct mv64360_eth_priv *port_private;
 707         PKT_INFO pkt_info;
 708         ETH_FUNC_RET_STATUS status;
 709         struct net_device_stats *stats;
 710         ETH_FUNC_RET_STATUS release_result;
 711
 712         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 713         port_private =
 714                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 715
 716         stats = port_private->stats;
 717
 718         /* Update packet info data structure */
 719         pkt_info.cmd_sts = ETH_TX_FIRST_DESC | ETH_TX_LAST_DESC;        /* DMA owned, first last */
 720         pkt_info.byte_cnt = dataSize;
 721         pkt_info.buf_ptr = (unsigned int) dataPtr;
 722         pkt_info.return_info = 0;
 723
 724         status = eth_port_send (ethernet_private, ETH_Q0, &pkt_info);
 725         if ((status == ETH_ERROR) || (status == ETH_QUEUE_FULL)) {
 726                 printf ("Error on transmitting packet ..");
 727                 if (status == ETH_QUEUE_FULL)
 728                         printf ("ETH Queue is full. \n");
 729                 if (status == ETH_QUEUE_LAST_RESOURCE)
 730                         printf ("ETH Queue: using last available resource. \n");
 731                 goto error;
 732         }
 733
 734         /* Update statistics and start of transmittion time */
 735         stats->tx_bytes += dataSize;
 736         stats->tx_packets++;
 737
 738         /* Check if packet(s) is(are) transmitted correctly (release everything) */
 739         do {
 740                 release_result =
 741                         eth_tx_return_desc (ethernet_private, ETH_Q0,
 742                                             &pkt_info);
 743                 switch (release_result) {
 744                 case ETH_OK:
 745                         DP (printf ("descriptor released\n"));
 746                         if (pkt_info.cmd_sts & BIT0) {
 747                                 printf ("Error in TX\n");
 748                                 stats->tx_errors++;
 749
 750                         }
 751                         break;
 752                 case ETH_RETRY:
 753                         DP (printf ("transmission still in process\n"));
 754                         break;
 755
 756                 case ETH_ERROR:
 757                         printf ("routine can not access Tx desc ring\n");
 758                         break;
 759
 760                 case ETH_END_OF_JOB:
 761                         DP (printf ("the routine has nothing to release\n"));
 762                         break;
 763                 default:        /* should not happen */
 764                         break;
 765                 }
 766         } while (release_result == ETH_OK);
 767
 768
 769         return 0;               /* success */
 770       error:
 771         return 1;               /* Failed - higher layers will free the skb */
 772 }
 773
 774 /**********************************************************************
 775  * mv64360_eth_receive
 776  *
 777  * This function is forward packets that are received from the port's
 778  * queues toward kernel core or FastRoute them to another interface.
 779  *
 780  * Input : dev - a pointer to the required interface
 781  *         max - maximum number to receive (0 means unlimted)
 782  *
 783  * Output : number of served packets
 784  **********************************************************************/
 785
 786 int mv64360_eth_receive (struct eth_device *dev)
 787 {
 788         ETH_PORT_INFO *ethernet_private;
 789         struct mv64360_eth_priv *port_private;
 790         PKT_INFO pkt_info;
 791         struct net_device_stats *stats;
 792
 793
 794         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 795         port_private =
 796                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 797         stats = port_private->stats;
 798
 799         while ((eth_port_receive (ethernet_private, ETH_Q0, &pkt_info) ==
 800                 ETH_OK)) {
 801
 802 #ifdef DEBUG_MV_ETH
 803                 if (pkt_info.byte_cnt != 0) {
 804                         printf ("%s: Received %d byte Packet @ 0x%x\n",
 805                                 __FUNCTION__, pkt_info.byte_cnt,
 806                                 pkt_info.buf_ptr);
 807                 }
 808 #endif
 809                 /* Update statistics. Note byte count includes 4 byte CRC count */
 810                 stats->rx_packets++;
 811                 stats->rx_bytes += pkt_info.byte_cnt;
 812
 813                 /*
 814                  * In case received a packet without first / last bits on OR the error
 815                  * summary bit is on, the packets needs to be dropeed.
 816                  */
 817                 if (((pkt_info.
 818                       cmd_sts & (ETH_RX_FIRST_DESC | ETH_RX_LAST_DESC)) !=
 819                      (ETH_RX_FIRST_DESC | ETH_RX_LAST_DESC))
 820                     || (pkt_info.cmd_sts & ETH_ERROR_SUMMARY)) {
 821                         stats->rx_dropped++;
 822
 823                         printf ("Received packet spread on multiple descriptors\n");
 824
 825                         /* Is this caused by an error ? */
 826                         if (pkt_info.cmd_sts & ETH_ERROR_SUMMARY) {
 827                                 stats->rx_errors++;
 828                         }
 829
 830                         /* free these descriptors again without forwarding them to the higher layers */
 831                         pkt_info.buf_ptr &= ~0x7;       /* realign buffer again */
 832                         pkt_info.byte_cnt = 0x0000;     /* Reset Byte count */
 833
 834                         if (eth_rx_return_buff
 835                             (ethernet_private, ETH_Q0, &pkt_info) != ETH_OK) {
 836                                 printf ("Error while returning the RX Desc to Ring\n");
 837                         } else {
 838                                 DP (printf ("RX Desc returned to Ring\n"));
 839                         }
 840                         /* /free these descriptors again */
 841                 } else {
 842
 843 /* !!! call higher layer processing */
 844 #ifdef DEBUG_MV_ETH
 845                         printf ("\nNow send it to upper layer protocols (NetReceive) ...\n");
 846 #endif
 847                         /* let the upper layer handle the packet */
 848                         NetReceive ((uchar *) pkt_info.buf_ptr,
 849                                     (int) pkt_info.byte_cnt);
 850
 851 /* **************************************************************** */
 852 /* free descriptor  */
 853                         pkt_info.buf_ptr &= ~0x7;       /* realign buffer again */
 854                         pkt_info.byte_cnt = 0x0000;     /* Reset Byte count */
 855                         DP (printf
 856                             ("RX: pkt_info.buf_ptr =    %x\n",
 857                              pkt_info.buf_ptr));
 858                         if (eth_rx_return_buff
 859                             (ethernet_private, ETH_Q0, &pkt_info) != ETH_OK) {
 860                                 printf ("Error while returning the RX Desc to Ring\n");
 861                         } else {
 862                                 DP (printf ("RX Desc returned to Ring\n"));
 863                         }
 864
 865 /* **************************************************************** */
 866
 867                 }
 868         }
 869         mv64360_eth_get_stats (dev);    /* update statistics */
 870         return 1;
 871 }
 872
 873 /**********************************************************************
 874  * mv64360_eth_get_stats
 875  *
 876  * Returns a pointer to the interface statistics.
 877  *
 878  * Input : dev - a pointer to the required interface
 879  *
 880  * Output : a pointer to the interface's statistics
 881  **********************************************************************/
 882
 883 static struct net_device_stats *mv64360_eth_get_stats (struct eth_device *dev)
 884 {
 885         ETH_PORT_INFO *ethernet_private;
 886         struct mv64360_eth_priv *port_private;
 887
 888         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 889         port_private =
 890                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 891
 892         mv64360_eth_update_stat (dev);
 893
 894         return port_private->stats;
 895 }
 896
 897
 898 /**********************************************************************
 899  * mv64360_eth_update_stat
 900  *
 901  * Update the statistics structure in the private data structure
 902  *
 903  * Input : pointer to ethernet interface network device structure
 904  * Output : N/A
 905  **********************************************************************/
 906
 907 static void mv64360_eth_update_stat (struct eth_device *dev)
 908 {
 909         ETH_PORT_INFO *ethernet_private;
 910         struct mv64360_eth_priv *port_private;
 911         struct net_device_stats *stats;
 912
 913         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 914         port_private =
 915                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 916         stats = port_private->stats;
 917
 918         /* These are false updates */
 919         stats->rx_packets += (unsigned long)
 920                 eth_read_mib_counter (ethernet_private->port_num,
 921                                       ETH_MIB_GOOD_FRAMES_RECEIVED);
 922         stats->tx_packets += (unsigned long)
 923                 eth_read_mib_counter (ethernet_private->port_num,
 924                                       ETH_MIB_GOOD_FRAMES_SENT);
 925         stats->rx_bytes += (unsigned long)
 926                 eth_read_mib_counter (ethernet_private->port_num,
 927                                       ETH_MIB_GOOD_OCTETS_RECEIVED_LOW);
 928         /*
 929          * Ideally this should be as follows -
 930          *
 931          *   stats->rx_bytes   += stats->rx_bytes +
 932          * ((unsigned long) ethReadMibCounter (ethernet_private->port_num ,
 933          * ETH_MIB_GOOD_OCTETS_RECEIVED_HIGH) << 32);
 934          *
 935          * But the unsigned long in PowerPC and MIPS are 32bit. So the next read
 936          * is just a dummy read for proper work of the GigE port
 937          */
 938         (void)eth_read_mib_counter (ethernet_private->port_num,
 939                                       ETH_MIB_GOOD_OCTETS_RECEIVED_HIGH);
 940         stats->tx_bytes += (unsigned long)
 941                 eth_read_mib_counter (ethernet_private->port_num,
 942                                       ETH_MIB_GOOD_OCTETS_SENT_LOW);
 943         (void)eth_read_mib_counter (ethernet_private->port_num,
 944                                       ETH_MIB_GOOD_OCTETS_SENT_HIGH);
 945         stats->rx_errors += (unsigned long)
 946                 eth_read_mib_counter (ethernet_private->port_num,
 947                                       ETH_MIB_MAC_RECEIVE_ERROR);
 948
 949         /* Rx dropped is for received packet with CRC error */
 950         stats->rx_dropped +=
 951                 (unsigned long) eth_read_mib_counter (ethernet_private->
 952                                                       port_num,
 953                                                       ETH_MIB_BAD_CRC_EVENT);
 954         stats->multicast += (unsigned long)
 955                 eth_read_mib_counter (ethernet_private->port_num,
 956                                       ETH_MIB_MULTICAST_FRAMES_RECEIVED);
 957         stats->collisions +=
 958                 (unsigned long) eth_read_mib_counter (ethernet_private->
 959                                                       port_num,
 960                                                       ETH_MIB_COLLISION) +
 961                 (unsigned long) eth_read_mib_counter (ethernet_private->
 962                                                       port_num,
 963                                                       ETH_MIB_LATE_COLLISION);
 964         /* detailed rx errors */
 965         stats->rx_length_errors +=
 966                 (unsigned long) eth_read_mib_counter (ethernet_private->
 967                                                       port_num,
 968                                                       ETH_MIB_UNDERSIZE_RECEIVED)
 969                 +
 970                 (unsigned long) eth_read_mib_counter (ethernet_private->
 971                                                       port_num,
 972                                                       ETH_MIB_OVERSIZE_RECEIVED);
 973         /* detailed tx errors */
 974 }
 975
 976 #ifndef  UPDATE_STATS_BY_SOFTWARE
 977 /**********************************************************************
 978  * mv64360_eth_print_stat
 979  *
 980  * Update the statistics structure in the private data structure
 981  *
 982  * Input : pointer to ethernet interface network device structure
 983  * Output : N/A
 984  **********************************************************************/
 985
 986 static void mv64360_eth_print_stat (struct eth_device *dev)
 987 {
 988         ETH_PORT_INFO *ethernet_private;
 989         struct mv64360_eth_priv *port_private;
 990         struct net_device_stats *stats;
 991
 992         ethernet_private = (ETH_PORT_INFO *) dev->priv;
 993         port_private =
 994                 (struct mv64360_eth_priv *) ethernet_private->port_private;
 995         stats = port_private->stats;
 996
 997         /* These are false updates */
 998         printf ("\n### Network statistics: ###\n");
 999         printf ("--------------------------\n");
1000         printf (" Packets received:             %ld\n", stats->rx_packets);
1001         printf (" Packets send:                 %ld\n", stats->tx_packets);
1002         printf (" Received bytes:               %ld\n", stats->rx_bytes);
1003         printf (" Send bytes:                   %ld\n", stats->tx_bytes);
1004         if (stats->rx_errors != 0)
1005                 printf (" Rx Errors:                    %ld\n",
1006                         stats->rx_errors);
1007         if (stats->rx_dropped != 0)
1008                 printf (" Rx dropped (CRC Errors):      %ld\n",
1009                         stats->rx_dropped);
1010         if (stats->multicast != 0)
1011                 printf (" Rx mulicast frames:           %ld\n",
1012                         stats->multicast);
1013         if (stats->collisions != 0)
1014                 printf (" No. of collisions:            %ld\n",
1015                         stats->collisions);
1016         if (stats->rx_length_errors != 0)
1017                 printf (" Rx length errors:             %ld\n",
1018                         stats->rx_length_errors);
1019 }
1020 #endif
1021
1022 /**************************************************************************
1023  *network_start - Network Kick Off Routine UBoot
1024  *Inputs :
1025  *Outputs :
1026  **************************************************************************/
1027
1028 bool db64360_eth_start (struct eth_device *dev)
1029 {
1030         return (mv64360_eth_open (dev));        /* calls real open */
1031 }
1032
1033 /*************************************************************************
1034 **************************************************************************
1035 **************************************************************************
1036 *  The second part is the low level driver of the gigE ethernet ports.   *
1037 **************************************************************************
1038 **************************************************************************
1039 *************************************************************************/
1040 /*
1041  * based on Linux code
1042  * arch/powerpc/galileo/EVB64360/mv64360_eth.c - Driver for MV64360X ethernet ports
1043  * Copyright (C) 2002 rabeeh@galileo.co.il
1044
1045  * This program is free software; you can redistribute it and/or
1046  * modify it under the terms of the GNU General Public License
1047  * as published by the Free Software Foundation; either version 2
1048  * of the License, or (at your option) any later version.
1049
1050  * This program is distributed in the hope that it will be useful,
1051  * but WITHOUT ANY WARRANTY; without even the implied warranty of
1052  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
1053  * GNU General Public License for more details.
1054
1055  * You should have received a copy of the GNU General Public License
1056  * along with this program; if not, write to the Free Software
1057  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
1058  *
1059  */
1060
1061 /********************************************************************************
1062  * Marvell's Gigabit Ethernet controller low level driver
1063  *
1064  * DESCRIPTION:
1065  *       This file introduce low level API to Marvell's Gigabit Ethernet
1066  *              controller. This Gigabit Ethernet Controller driver API controls
1067  *              1) Operations (i.e. port init, start, reset etc').
1068  *              2) Data flow (i.e. port send, receive etc').
1069  *              Each Gigabit Ethernet port is controlled via ETH_PORT_INFO
1070  *              struct.
1071  *              This struct includes user configuration information as well as
1072  *              driver internal data needed for its operations.
1073  *
1074  *              Supported Features:
1075  *              - This low level driver is OS independent. Allocating memory for
1076  *                the descriptor rings and buffers are not within the scope of
1077  *                this driver.
1078  *              - The user is free from Rx/Tx queue managing.
1079  *              - This low level driver introduce functionality API that enable
1080  *                the to operate Marvell's Gigabit Ethernet Controller in a
1081  *                convenient way.
1082  *              - Simple Gigabit Ethernet port operation API.
1083  *              - Simple Gigabit Ethernet port data flow API.
1084  *              - Data flow and operation API support per queue functionality.
1085  *              - Support cached descriptors for better performance.
1086  *              - Enable access to all four DRAM banks and internal SRAM memory
1087  *                spaces.
1088  *              - PHY access and control API.
1089  *              - Port control register configuration API.
1090  *              - Full control over Unicast and Multicast MAC configurations.
1091  *
1092  *              Operation flow:
1093  *
1094  *              Initialization phase
1095  *              This phase complete the initialization of the ETH_PORT_INFO
1096  *              struct.
1097  *              User information regarding port configuration has to be set
1098  *              prior to calling the port initialization routine. For example,
1099  *              the user has to assign the port_phy_addr field which is board
1100  *              depended parameter.
1101  *              In this phase any port Tx/Rx activity is halted, MIB counters
1102  *              are cleared, PHY address is set according to user parameter and
1103  *              access to DRAM and internal SRAM memory spaces.
1104  *
1105  *              Driver ring initialization
1106  *              Allocating memory for the descriptor rings and buffers is not
1107  *              within the scope of this driver. Thus, the user is required to
1108  *              allocate memory for the descriptors ring and buffers. Those
1109  *              memory parameters are used by the Rx and Tx ring initialization
1110  *              routines in order to curve the descriptor linked list in a form
1111  *              of a ring.
1112  *              Note: Pay special attention to alignment issues when using
1113  *              cached descriptors/buffers. In this phase the driver store
1114  *              information in the ETH_PORT_INFO struct regarding each queue
1115  *              ring.
1116  *
1117  *              Driver start
1118  *              This phase prepares the Ethernet port for Rx and Tx activity.
1119  *              It uses the information stored in the ETH_PORT_INFO struct to
1120  *              initialize the various port registers.
1121  *
1122  *              Data flow:
1123  *              All packet references to/from the driver are done using PKT_INFO
1124  *              struct.
1125  *              This struct is a unified struct used with Rx and Tx operations.
1126  *              This way the user is not required to be familiar with neither
1127  *              Tx nor Rx descriptors structures.
1128  *              The driver's descriptors rings are management by indexes.
1129  *              Those indexes controls the ring resources and used to indicate
1130  *              a SW resource error:
1131  *              'current'
1132  *              This index points to the current available resource for use. For
1133  *              example in Rx process this index will point to the descriptor
1134  *              that will be passed to the user upon calling the receive routine.
1135  *              In Tx process, this index will point to the descriptor
1136  *              that will be assigned with the user packet info and transmitted.
1137  *              'used'
1138  *              This index points to the descriptor that need to restore its
1139  *              resources. For example in Rx process, using the Rx buffer return
1140  *              API will attach the buffer returned in packet info to the
1141  *              descriptor pointed by 'used'. In Tx process, using the Tx
1142  *              descriptor return will merely return the user packet info with
1143  *              the command status of  the transmitted buffer pointed by the
1144  *              'used' index. Nevertheless, it is essential to use this routine
1145  *              to update the 'used' index.
1146  *              'first'
1147  *              This index supports Tx Scatter-Gather. It points to the first
1148  *              descriptor of a packet assembled of multiple buffers. For example
1149  *              when in middle of Such packet we have a Tx resource error the
1150  *              'curr' index get the value of 'first' to indicate that the ring
1151  *              returned to its state before trying to transmit this packet.
1152  *
1153  *              Receive operation:
1154  *              The eth_port_receive API set the packet information struct,
1155  *              passed by the caller, with received information from the
1156  *              'current' SDMA descriptor.
1157  *              It is the user responsibility to return this resource back
1158  *              to the Rx descriptor ring to enable the reuse of this source.
1159  *              Return Rx resource is done using the eth_rx_return_buff API.
1160  *
1161  *              Transmit operation:
1162  *              The eth_port_send API supports Scatter-Gather which enables to
1163  *              send a packet spanned over multiple buffers. This means that
1164  *              for each packet info structure given by the user and put into
1165  *              the Tx descriptors ring, will be transmitted only if the 'LAST'
1166  *              bit will be set in the packet info command status field. This
1167  *              API also consider restriction regarding buffer alignments and
1168  *              sizes.
1169  *              The user must return a Tx resource after ensuring the buffer
1170  *              has been transmitted to enable the Tx ring indexes to update.
1171  *
1172  *              BOARD LAYOUT
1173  *              This device is on-board.  No jumper diagram is necessary.
1174  *
1175  *              EXTERNAL INTERFACE
1176  *
1177  *       Prior to calling the initialization routine eth_port_init() the user
1178  *       must set the following fields under ETH_PORT_INFO struct:
1179  *       port_num             User Ethernet port number.
1180  *       port_phy_addr              User PHY address of Ethernet port.
1181  *       port_mac_addr[6]           User defined port MAC address.
1182  *       port_config          User port configuration value.
1183  *       port_config_extend    User port config extend value.
1184  *       port_sdma_config      User port SDMA config value.
1185  *       port_serial_control   User port serial control value.
1186  *       *port_virt_to_phys ()  User function to cast virtual addr to CPU bus addr.
1187  *       *port_private        User scratch pad for user specific data structures.
1188  *
1189  *       This driver introduce a set of default values:
1190  *       PORT_CONFIG_VALUE           Default port configuration value
1191  *       PORT_CONFIG_EXTEND_VALUE    Default port extend configuration value
1192  *       PORT_SDMA_CONFIG_VALUE      Default sdma control value
1193  *       PORT_SERIAL_CONTROL_VALUE   Default port serial control value
1194  *
1195  *              This driver data flow is done using the PKT_INFO struct which is
1196  *              a unified struct for Rx and Tx operations:
1197  *              byte_cnt        Tx/Rx descriptor buffer byte count.
1198  *              l4i_chk         CPU provided TCP Checksum. For Tx operation only.
1199  *              cmd_sts         Tx/Rx descriptor command status.
1200  *              buf_ptr         Tx/Rx descriptor buffer pointer.
1201  *              return_info     Tx/Rx user resource return information.
1202  *
1203  *
1204  *              EXTERNAL SUPPORT REQUIREMENTS
1205  *
1206  *              This driver requires the following external support:
1207  *
1208  *              D_CACHE_FLUSH_LINE (address, address offset)
1209  *
1210  *              This macro applies assembly code to flush and invalidate cache
1211  *              line.
1212  *              address        - address base.
1213  *              address offset - address offset
1214  *
1215  *
1216  *              CPU_PIPE_FLUSH
1217  *
1218  *              This macro applies assembly code to flush the CPU pipeline.
1219  *
1220  *******************************************************************************/
1221 /* includes */
1222
1223 /* defines */
1224 /* SDMA command macros */
1225 #define ETH_ENABLE_TX_QUEUE(tx_queue, eth_port) \
1226  MV_REG_WRITE(MV64360_ETH_TRANSMIT_QUEUE_COMMAND_REG(eth_port), (1 << tx_queue))
1227
1228 #define ETH_DISABLE_TX_QUEUE(tx_queue, eth_port) \
1229  MV_REG_WRITE(MV64360_ETH_TRANSMIT_QUEUE_COMMAND_REG(eth_port),\
1230  (1 << (8 + tx_queue)))
1231
1232 #define ETH_ENABLE_RX_QUEUE(rx_queue, eth_port) \
1233 MV_REG_WRITE(MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG(eth_port), (1 << rx_queue))
1234
1235 #define ETH_DISABLE_RX_QUEUE(rx_queue, eth_port) \
1236 MV_REG_WRITE(MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG(eth_port), (1 << (8 + rx_queue)))
1237
1238 #define CURR_RFD_GET(p_curr_desc, queue) \
1239  ((p_curr_desc) = p_eth_port_ctrl->p_rx_curr_desc_q[queue])
1240
1241 #define CURR_RFD_SET(p_curr_desc, queue) \
1242  (p_eth_port_ctrl->p_rx_curr_desc_q[queue] = (p_curr_desc))
1243
1244 #define USED_RFD_GET(p_used_desc, queue) \
1245  ((p_used_desc) = p_eth_port_ctrl->p_rx_used_desc_q[queue])
1246
1247 #define USED_RFD_SET(p_used_desc, queue)\
1248 (p_eth_port_ctrl->p_rx_used_desc_q[queue] = (p_used_desc))
1249
1250
1251 #define CURR_TFD_GET(p_curr_desc, queue) \
1252  ((p_curr_desc) = p_eth_port_ctrl->p_tx_curr_desc_q[queue])
1253
1254 #define CURR_TFD_SET(p_curr_desc, queue) \
1255  (p_eth_port_ctrl->p_tx_curr_desc_q[queue] = (p_curr_desc))
1256
1257 #define USED_TFD_GET(p_used_desc, queue) \
1258  ((p_used_desc) = p_eth_port_ctrl->p_tx_used_desc_q[queue])
1259
1260 #define USED_TFD_SET(p_used_desc, queue) \
1261  (p_eth_port_ctrl->p_tx_used_desc_q[queue] = (p_used_desc))
1262
1263 #define FIRST_TFD_GET(p_first_desc, queue) \
1264  ((p_first_desc) = p_eth_port_ctrl->p_tx_first_desc_q[queue])
1265
1266 #define FIRST_TFD_SET(p_first_desc, queue) \
1267  (p_eth_port_ctrl->p_tx_first_desc_q[queue] = (p_first_desc))
1268
1269
1270 /* Macros that save access to desc in order to find next desc pointer  */
1271 #define RX_NEXT_DESC_PTR(p_rx_desc, queue) (ETH_RX_DESC*)(((((unsigned int)p_rx_desc - (unsigned int)p_eth_port_ctrl->p_rx_desc_area_base[queue]) + RX_DESC_ALIGNED_SIZE) % p_eth_port_ctrl->rx_desc_area_size[queue]) + (unsigned int)p_eth_port_ctrl->p_rx_desc_area_base[queue])
1272
1273 #define TX_NEXT_DESC_PTR(p_tx_desc, queue) (ETH_TX_DESC*)(((((unsigned int)p_tx_desc - (unsigned int)p_eth_port_ctrl->p_tx_desc_area_base[queue]) + TX_DESC_ALIGNED_SIZE) % p_eth_port_ctrl->tx_desc_area_size[queue]) + (unsigned int)p_eth_port_ctrl->p_tx_desc_area_base[queue])
1274
1275 #define LINK_UP_TIMEOUT         100000
1276 #define PHY_BUSY_TIMEOUT    10000000
1277
1278 /* locals */
1279
1280 /* PHY routines */
1281 static void ethernet_phy_set (ETH_PORT eth_port_num, int phy_addr);
1282 static int ethernet_phy_get (ETH_PORT eth_port_num);
1283
1284 /* Ethernet Port routines */
1285 static void eth_set_access_control (ETH_PORT eth_port_num,
1286                                     ETH_WIN_PARAM * param);
1287 static bool eth_port_uc_addr (ETH_PORT eth_port_num, unsigned char uc_nibble,
1288                               ETH_QUEUE queue, int option);
1289 #if 0                           /* FIXME */
1290 static bool eth_port_smc_addr (ETH_PORT eth_port_num,
1291                                unsigned char mc_byte,
1292                                ETH_QUEUE queue, int option);
1293 static bool eth_port_omc_addr (ETH_PORT eth_port_num,
1294                                unsigned char crc8,
1295                                ETH_QUEUE queue, int option);
1296 #endif
1297
1298 static void eth_b_copy (unsigned int src_addr, unsigned int dst_addr,
1299                         int byte_count);
1300
1301 void eth_dbg (ETH_PORT_INFO * p_eth_port_ctrl);
1302
1303
1304 typedef enum _memory_bank { BANK0, BANK1, BANK2, BANK3 } MEMORY_BANK;
1305 u32 mv_get_dram_bank_base_addr (MEMORY_BANK bank)
1306 {
1307         u32 result = 0;
1308         u32 enable = MV_REG_READ (MV64360_BASE_ADDR_ENABLE);
1309
1310         if (enable & (1 << bank))
1311                 return 0;
1312         if (bank == BANK0)
1313                 result = MV_REG_READ (MV64360_CS_0_BASE_ADDR);
1314         if (bank == BANK1)
1315                 result = MV_REG_READ (MV64360_CS_1_BASE_ADDR);
1316         if (bank == BANK2)
1317                 result = MV_REG_READ (MV64360_CS_2_BASE_ADDR);
1318         if (bank == BANK3)
1319                 result = MV_REG_READ (MV64360_CS_3_BASE_ADDR);
1320         result &= 0x0000ffff;
1321         result = result << 16;
1322         return result;
1323 }
1324
1325 u32 mv_get_dram_bank_size (MEMORY_BANK bank)
1326 {
1327         u32 result = 0;
1328         u32 enable = MV_REG_READ (MV64360_BASE_ADDR_ENABLE);
1329
1330         if (enable & (1 << bank))
1331                 return 0;
1332         if (bank == BANK0)
1333                 result = MV_REG_READ (MV64360_CS_0_SIZE);
1334         if (bank == BANK1)
1335                 result = MV_REG_READ (MV64360_CS_1_SIZE);
1336         if (bank == BANK2)
1337                 result = MV_REG_READ (MV64360_CS_2_SIZE);
1338         if (bank == BANK3)
1339                 result = MV_REG_READ (MV64360_CS_3_SIZE);
1340         result += 1;
1341         result &= 0x0000ffff;
1342         result = result << 16;
1343         return result;
1344 }
1345
1346 u32 mv_get_internal_sram_base (void)
1347 {
1348         u32 result;
1349
1350         result = MV_REG_READ (MV64360_INTEGRATED_SRAM_BASE_ADDR);
1351         result &= 0x0000ffff;
1352         result = result << 16;
1353         return result;
1354 }
1355
1356 /*******************************************************************************
1357 * eth_port_init - Initialize the Ethernet port driver
1358 *
1359 * DESCRIPTION:
1360 *       This function prepares the ethernet port to start its activity:
1361 *       1) Completes the ethernet port driver struct initialization toward port
1362 *           start routine.
1363 *       2) Resets the device to a quiescent state in case of warm reboot.
1364 *       3) Enable SDMA access to all four DRAM banks as well as internal SRAM.
1365 *       4) Clean MAC tables. The reset status of those tables is unknown.
1366 *       5) Set PHY address.
1367 *       Note: Call this routine prior to eth_port_start routine and after setting
1368 *       user values in the user fields of Ethernet port control struct (i.e.
1369 *       port_phy_addr).
1370 *
1371 * INPUT:
1372 *       ETH_PORT_INFO   *p_eth_port_ctrl       Ethernet port control struct
1373 *
1374 * OUTPUT:
1375 *       See description.
1376 *
1377 * RETURN:
1378 *       None.
1379 *
1380 *******************************************************************************/
1381 static void eth_port_init (ETH_PORT_INFO * p_eth_port_ctrl)
1382 {
1383         int queue;
1384         ETH_WIN_PARAM win_param;
1385
1386         p_eth_port_ctrl->port_config = PORT_CONFIG_VALUE;
1387         p_eth_port_ctrl->port_config_extend = PORT_CONFIG_EXTEND_VALUE;
1388         p_eth_port_ctrl->port_sdma_config = PORT_SDMA_CONFIG_VALUE;
1389         p_eth_port_ctrl->port_serial_control = PORT_SERIAL_CONTROL_VALUE;
1390
1391         p_eth_port_ctrl->port_rx_queue_command = 0;
1392         p_eth_port_ctrl->port_tx_queue_command = 0;
1393
1394         /* Zero out SW structs */
1395         for (queue = 0; queue < MAX_RX_QUEUE_NUM; queue++) {
1396                 CURR_RFD_SET ((ETH_RX_DESC *) 0x00000000, queue);
1397                 USED_RFD_SET ((ETH_RX_DESC *) 0x00000000, queue);
1398                 p_eth_port_ctrl->rx_resource_err[queue] = false;
1399         }
1400
1401         for (queue = 0; queue < MAX_TX_QUEUE_NUM; queue++) {
1402                 CURR_TFD_SET ((ETH_TX_DESC *) 0x00000000, queue);
1403                 USED_TFD_SET ((ETH_TX_DESC *) 0x00000000, queue);
1404                 FIRST_TFD_SET ((ETH_TX_DESC *) 0x00000000, queue);
1405                 p_eth_port_ctrl->tx_resource_err[queue] = false;
1406         }
1407
1408         eth_port_reset (p_eth_port_ctrl->port_num);
1409
1410         /* Set access parameters for DRAM bank 0 */
1411         win_param.win = ETH_WIN0;       /* Use Ethernet window 0 */
1412         win_param.target = ETH_TARGET_DRAM;     /* Window target - DDR  */
1413         win_param.attributes = EBAR_ATTR_DRAM_CS0;      /* Enable DRAM bank   */
1414 #ifndef CONFIG_NOT_COHERENT_CACHE
1415         win_param.attributes |= EBAR_ATTR_DRAM_CACHE_COHERENCY_WB;
1416 #endif
1417         win_param.high_addr = 0;
1418         /* Get bank base */
1419         win_param.base_addr = mv_get_dram_bank_base_addr (BANK0);
1420         win_param.size = mv_get_dram_bank_size (BANK0); /* Get bank size */
1421         if (win_param.size == 0)
1422                 win_param.enable = 0;
1423         else
1424                 win_param.enable = 1;   /* Enable the access */
1425         win_param.access_ctrl = EWIN_ACCESS_FULL;       /* Enable full access */
1426
1427         /* Set the access control for address window (EPAPR) READ & WRITE */
1428         eth_set_access_control (p_eth_port_ctrl->port_num, &win_param);
1429
1430         /* Set access parameters for DRAM bank 1 */
1431         win_param.win = ETH_WIN1;       /* Use Ethernet window 1 */
1432         win_param.target = ETH_TARGET_DRAM;     /* Window target - DDR */
1433         win_param.attributes = EBAR_ATTR_DRAM_CS1;      /* Enable DRAM bank */
1434 #ifndef CONFIG_NOT_COHERENT_CACHE
1435         win_param.attributes |= EBAR_ATTR_DRAM_CACHE_COHERENCY_WB;
1436 #endif
1437         win_param.high_addr = 0;
1438         /* Get bank base */
1439         win_param.base_addr = mv_get_dram_bank_base_addr (BANK1);
1440         win_param.size = mv_get_dram_bank_size (BANK1); /* Get bank size */
1441         if (win_param.size == 0)
1442                 win_param.enable = 0;
1443         else
1444                 win_param.enable = 1;   /* Enable the access */
1445         win_param.access_ctrl = EWIN_ACCESS_FULL;       /* Enable full access */
1446
1447         /* Set the access control for address window (EPAPR) READ & WRITE */
1448         eth_set_access_control (p_eth_port_ctrl->port_num, &win_param);
1449
1450         /* Set access parameters for DRAM bank 2 */
1451         win_param.win = ETH_WIN2;       /* Use Ethernet window 2 */
1452         win_param.target = ETH_TARGET_DRAM;     /* Window target - DDR */
1453         win_param.attributes = EBAR_ATTR_DRAM_CS2;      /* Enable DRAM bank */
1454 #ifndef CONFIG_NOT_COHERENT_CACHE
1455         win_param.attributes |= EBAR_ATTR_DRAM_CACHE_COHERENCY_WB;
1456 #endif
1457         win_param.high_addr = 0;
1458         /* Get bank base */
1459         win_param.base_addr = mv_get_dram_bank_base_addr (BANK2);
1460         win_param.size = mv_get_dram_bank_size (BANK2); /* Get bank size */
1461         if (win_param.size == 0)
1462                 win_param.enable = 0;
1463         else
1464                 win_param.enable = 1;   /* Enable the access */
1465         win_param.access_ctrl = EWIN_ACCESS_FULL;       /* Enable full access */
1466
1467         /* Set the access control for address window (EPAPR) READ & WRITE */
1468         eth_set_access_control (p_eth_port_ctrl->port_num, &win_param);
1469
1470         /* Set access parameters for DRAM bank 3 */
1471         win_param.win = ETH_WIN3;       /* Use Ethernet window 3 */
1472         win_param.target = ETH_TARGET_DRAM;     /* Window target - DDR */
1473         win_param.attributes = EBAR_ATTR_DRAM_CS3;      /* Enable DRAM bank */
1474 #ifndef CONFIG_NOT_COHERENT_CACHE
1475         win_param.attributes |= EBAR_ATTR_DRAM_CACHE_COHERENCY_WB;
1476 #endif
1477         win_param.high_addr = 0;
1478         /* Get bank base */
1479         win_param.base_addr = mv_get_dram_bank_base_addr (BANK3);
1480         win_param.size = mv_get_dram_bank_size (BANK3); /* Get bank size */
1481         if (win_param.size == 0)
1482                 win_param.enable = 0;
1483         else
1484                 win_param.enable = 1;   /* Enable the access */
1485         win_param.access_ctrl = EWIN_ACCESS_FULL;       /* Enable full access */
1486
1487         /* Set the access control for address window (EPAPR) READ & WRITE */
1488         eth_set_access_control (p_eth_port_ctrl->port_num, &win_param);
1489
1490         /* Set access parameters for Internal SRAM */
1491         win_param.win = ETH_WIN4;       /* Use Ethernet window 0 */
1492         win_param.target = EBAR_TARGET_CBS;     /* Target - Internal SRAM */
1493         win_param.attributes = EBAR_ATTR_CBS_SRAM | EBAR_ATTR_CBS_SRAM_BLOCK0;
1494         win_param.high_addr = 0;
1495         win_param.base_addr = mv_get_internal_sram_base ();     /* Get base addr */
1496         win_param.size = MV64360_INTERNAL_SRAM_SIZE;    /* Get bank size */
1497         win_param.enable = 1;   /* Enable the access */
1498         win_param.access_ctrl = EWIN_ACCESS_FULL;       /* Enable full access */
1499
1500         /* Set the access control for address window (EPAPR) READ & WRITE */
1501         eth_set_access_control (p_eth_port_ctrl->port_num, &win_param);
1502
1503         eth_port_init_mac_tables (p_eth_port_ctrl->port_num);
1504
1505         ethernet_phy_set (p_eth_port_ctrl->port_num,
1506                           p_eth_port_ctrl->port_phy_addr);
1507
1508         return;
1509
1510 }
1511
1512 /*******************************************************************************
1513 * eth_port_start - Start the Ethernet port activity.
1514 *
1515 * DESCRIPTION:
1516 *       This routine prepares the Ethernet port for Rx and Tx activity:
1517 *       1. Initialize Tx and Rx Current Descriptor Pointer for each queue that
1518 *           has been initialized a descriptor's ring (using ether_init_tx_desc_ring
1519 *           for Tx and ether_init_rx_desc_ring for Rx)
1520 *       2. Initialize and enable the Ethernet configuration port by writing to
1521 *           the port's configuration and command registers.
1522 *       3. Initialize and enable the SDMA by writing to the SDMA's
1523 *    configuration and command registers.
1524 *       After completing these steps, the ethernet port SDMA can starts to
1525 *       perform Rx and Tx activities.
1526 *
1527 *       Note: Each Rx and Tx queue descriptor's list must be initialized prior
1528 *       to calling this function (use ether_init_tx_desc_ring for Tx queues and
1529 *       ether_init_rx_desc_ring for Rx queues).
1530 *
1531 * INPUT:
1532 *       ETH_PORT_INFO   *p_eth_port_ctrl       Ethernet port control struct
1533 *
1534 * OUTPUT:
1535 *       Ethernet port is ready to receive and transmit.
1536 *
1537 * RETURN:
1538 *       false if the port PHY is not up.
1539 *       true otherwise.
1540 *
1541 *******************************************************************************/
1542 static bool eth_port_start (ETH_PORT_INFO * p_eth_port_ctrl)
1543 {
1544         int queue;
1545         volatile ETH_TX_DESC *p_tx_curr_desc;
1546         volatile ETH_RX_DESC *p_rx_curr_desc;
1547         unsigned int phy_reg_data;
1548         ETH_PORT eth_port_num = p_eth_port_ctrl->port_num;
1549
1550
1551         /* Assignment of Tx CTRP of given queue */
1552         for (queue = 0; queue < MAX_TX_QUEUE_NUM; queue++) {
1553                 CURR_TFD_GET (p_tx_curr_desc, queue);
1554                 MV_REG_WRITE ((MV64360_ETH_TX_CURRENT_QUEUE_DESC_PTR_0
1555                                (eth_port_num)
1556                                + (4 * queue)),
1557                               ((unsigned int) p_tx_curr_desc));
1558
1559         }
1560
1561         /* Assignment of Rx CRDP of given queue */
1562         for (queue = 0; queue < MAX_RX_QUEUE_NUM; queue++) {
1563                 CURR_RFD_GET (p_rx_curr_desc, queue);
1564                 MV_REG_WRITE ((MV64360_ETH_RX_CURRENT_QUEUE_DESC_PTR_0
1565                                (eth_port_num)
1566                                + (4 * queue)),
1567                               ((unsigned int) p_rx_curr_desc));
1568
1569                 if (p_rx_curr_desc != NULL)
1570                         /* Add the assigned Ethernet address to the port's address table */
1571                         eth_port_uc_addr_set (p_eth_port_ctrl->port_num,
1572                                               p_eth_port_ctrl->port_mac_addr,
1573                                               queue);
1574         }
1575
1576         /* Assign port configuration and command. */
1577         MV_REG_WRITE (MV64360_ETH_PORT_CONFIG_REG (eth_port_num),
1578                       p_eth_port_ctrl->port_config);
1579
1580         MV_REG_WRITE (MV64360_ETH_PORT_CONFIG_EXTEND_REG (eth_port_num),
1581                       p_eth_port_ctrl->port_config_extend);
1582
1583         MV_REG_WRITE (MV64360_ETH_PORT_SERIAL_CONTROL_REG (eth_port_num),
1584                       p_eth_port_ctrl->port_serial_control);
1585
1586         MV_SET_REG_BITS (MV64360_ETH_PORT_SERIAL_CONTROL_REG (eth_port_num),
1587                          ETH_SERIAL_PORT_ENABLE);
1588
1589         /* Assign port SDMA configuration */
1590         MV_REG_WRITE (MV64360_ETH_SDMA_CONFIG_REG (eth_port_num),
1591                       p_eth_port_ctrl->port_sdma_config);
1592
1593         MV_REG_WRITE (MV64360_ETH_TX_QUEUE_0_TOKEN_BUCKET_COUNT
1594                       (eth_port_num), 0x3fffffff);
1595         MV_REG_WRITE (MV64360_ETH_TX_QUEUE_0_TOKEN_BUCKET_CONFIG
1596                       (eth_port_num), 0x03fffcff);
1597         /* Turn off the port/queue bandwidth limitation */
1598         MV_REG_WRITE (MV64360_ETH_MAXIMUM_TRANSMIT_UNIT (eth_port_num), 0x0);
1599
1600         /* Enable port Rx. */
1601         MV_REG_WRITE (MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG (eth_port_num),
1602                       p_eth_port_ctrl->port_rx_queue_command);
1603
1604         /* Check if link is up */
1605         eth_port_read_smi_reg (eth_port_num, 1, &phy_reg_data);
1606
1607         if (!(phy_reg_data & 0x20))
1608                 return false;
1609
1610         return true;
1611 }
1612
1613 /*******************************************************************************
1614 * eth_port_uc_addr_set - This function Set the port Unicast address.
1615 *
1616 * DESCRIPTION:
1617 *               This function Set the port Ethernet MAC address.
1618 *
1619 * INPUT:
1620 *       ETH_PORT eth_port_num     Port number.
1621 *       char *        p_addr            Address to be set
1622 *       ETH_QUEUE         queue         Rx queue number for this MAC address.
1623 *
1624 * OUTPUT:
1625 *       Set MAC address low and high registers. also calls eth_port_uc_addr()
1626 *       To set the unicast table with the proper information.
1627 *
1628 * RETURN:
1629 *       N/A.
1630 *
1631 *******************************************************************************/
1632 static void eth_port_uc_addr_set (ETH_PORT eth_port_num,
1633                                   unsigned char *p_addr, ETH_QUEUE queue)
1634 {
1635         unsigned int mac_h;
1636         unsigned int mac_l;
1637
1638         mac_l = (p_addr[4] << 8) | (p_addr[5]);
1639         mac_h = (p_addr[0] << 24) | (p_addr[1] << 16) |
1640                 (p_addr[2] << 8) | (p_addr[3] << 0);
1641
1642         MV_REG_WRITE (MV64360_ETH_MAC_ADDR_LOW (eth_port_num), mac_l);
1643         MV_REG_WRITE (MV64360_ETH_MAC_ADDR_HIGH (eth_port_num), mac_h);
1644
1645         /* Accept frames of this address */
1646         eth_port_uc_addr (eth_port_num, p_addr[5], queue, ACCEPT_MAC_ADDR);
1647
1648         return;
1649 }
1650
1651 /*******************************************************************************
1652 * eth_port_uc_addr - This function Set the port unicast address table
1653 *
1654 * DESCRIPTION:
1655 *       This function locates the proper entry in the Unicast table for the
1656 *       specified MAC nibble and sets its properties according to function
1657 *       parameters.
1658 *
1659 * INPUT:
1660 *       ETH_PORT        eth_port_num      Port number.
1661 *       unsigned char uc_nibble         Unicast MAC Address last nibble.
1662 *       ETH_QUEUE                queue          Rx queue number for this MAC address.
1663 *       int                     option      0 = Add, 1 = remove address.
1664 *
1665 * OUTPUT:
1666 *       This function add/removes MAC addresses from the port unicast address
1667 *       table.
1668 *
1669 * RETURN:
1670 *       true is output succeeded.
1671 *       false if option parameter is invalid.
1672 *
1673 *******************************************************************************/
1674 static bool eth_port_uc_addr (ETH_PORT eth_port_num,
1675                               unsigned char uc_nibble,
1676                               ETH_QUEUE queue, int option)
1677 {
1678         unsigned int unicast_reg;
1679         unsigned int tbl_offset;
1680         unsigned int reg_offset;
1681
1682         /* Locate the Unicast table entry */
1683         uc_nibble = (0xf & uc_nibble);
1684         tbl_offset = (uc_nibble / 4) * 4;       /* Register offset from unicast table base */
1685         reg_offset = uc_nibble % 4;     /* Entry offset within the above register */
1686
1687         switch (option) {
1688         case REJECT_MAC_ADDR:
1689                 /* Clear accepts frame bit at specified unicast DA table entry */
1690                 unicast_reg =
1691                         MV_REG_READ ((MV64360_ETH_DA_FILTER_UNICAST_TABLE_BASE
1692                                       (eth_port_num)
1693                                       + tbl_offset));
1694
1695                 unicast_reg &= (0x0E << (8 * reg_offset));
1696
1697                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_UNICAST_TABLE_BASE
1698                                (eth_port_num)
1699                                + tbl_offset), unicast_reg);
1700                 break;
1701
1702         case ACCEPT_MAC_ADDR:
1703                 /* Set accepts frame bit at unicast DA filter table entry */
1704                 unicast_reg =
1705                         MV_REG_READ ((MV64360_ETH_DA_FILTER_UNICAST_TABLE_BASE
1706                                       (eth_port_num)
1707                                       + tbl_offset));
1708
1709                 unicast_reg |= ((0x01 | queue) << (8 * reg_offset));
1710
1711                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_UNICAST_TABLE_BASE
1712                                (eth_port_num)
1713                                + tbl_offset), unicast_reg);
1714
1715                 break;
1716
1717         default:
1718                 return false;
1719         }
1720         return true;
1721 }
1722
1723 #if 0                           /* FIXME */
1724 /*******************************************************************************
1725 * eth_port_mc_addr - Multicast address settings.
1726 *
1727 * DESCRIPTION:
1728 *       This API controls the MV device MAC multicast support.
1729 *       The MV device supports multicast using two tables:
1730 *       1) Special Multicast Table for MAC addresses of the form
1731 *          0x01-00-5E-00-00-XX (where XX is between 0x00 and 0x_fF).
1732 *          The MAC DA[7:0] bits are used as a pointer to the Special Multicast
1733 *          Table entries in the DA-Filter table.
1734 *          In this case, the function calls eth_port_smc_addr() routine to set the
1735 *          Special Multicast Table.
1736 *       2) Other Multicast Table for multicast of another type. A CRC-8bit
1737 *          is used as an index to the Other Multicast Table entries in the
1738 *          DA-Filter table.
1739 *          In this case, the function calculates the CRC-8bit value and calls
1740 *          eth_port_omc_addr() routine to set the Other Multicast Table.
1741 * INPUT:
1742 *       ETH_PORT        eth_port_num      Port number.
1743 *       unsigned char   *p_addr         Unicast MAC Address.
1744 *       ETH_QUEUE                queue          Rx queue number for this MAC address.
1745 *       int                     option      0 = Add, 1 = remove address.
1746 *
1747 * OUTPUT:
1748 *       See description.
1749 *
1750 * RETURN:
1751 *       true is output succeeded.
1752 *       false if add_address_table_entry( ) failed.
1753 *
1754 *******************************************************************************/
1755 static void eth_port_mc_addr (ETH_PORT eth_port_num,
1756                               unsigned char *p_addr,
1757                               ETH_QUEUE queue, int option)
1758 {
1759         unsigned int mac_h;
1760         unsigned int mac_l;
1761         unsigned char crc_result = 0;
1762         int mac_array[48];
1763         int crc[8];
1764         int i;
1765
1766
1767         if ((p_addr[0] == 0x01) &&
1768             (p_addr[1] == 0x00) &&
1769             (p_addr[2] == 0x5E) && (p_addr[3] == 0x00) && (p_addr[4] == 0x00))
1770
1771                 eth_port_smc_addr (eth_port_num, p_addr[5], queue, option);
1772         else {
1773                 /* Calculate CRC-8 out of the given address */
1774                 mac_h = (p_addr[0] << 8) | (p_addr[1]);
1775                 mac_l = (p_addr[2] << 24) | (p_addr[3] << 16) |
1776                         (p_addr[4] << 8) | (p_addr[5] << 0);
1777
1778                 for (i = 0; i < 32; i++)
1779                         mac_array[i] = (mac_l >> i) & 0x1;
1780                 for (i = 32; i < 48; i++)
1781                         mac_array[i] = (mac_h >> (i - 32)) & 0x1;
1782
1783
1784                 crc[0] = mac_array[45] ^ mac_array[43] ^ mac_array[40] ^
1785                         mac_array[39] ^ mac_array[35] ^ mac_array[34] ^
1786                         mac_array[31] ^ mac_array[30] ^ mac_array[28] ^
1787                         mac_array[23] ^ mac_array[21] ^ mac_array[19] ^
1788                         mac_array[18] ^ mac_array[16] ^ mac_array[14] ^
1789                         mac_array[12] ^ mac_array[8] ^ mac_array[7] ^
1790                         mac_array[6] ^ mac_array[0];
1791
1792                 crc[1] = mac_array[46] ^ mac_array[45] ^ mac_array[44] ^
1793                         mac_array[43] ^ mac_array[41] ^ mac_array[39] ^
1794                         mac_array[36] ^ mac_array[34] ^ mac_array[32] ^
1795                         mac_array[30] ^ mac_array[29] ^ mac_array[28] ^
1796                         mac_array[24] ^ mac_array[23] ^ mac_array[22] ^
1797                         mac_array[21] ^ mac_array[20] ^ mac_array[18] ^
1798                         mac_array[17] ^ mac_array[16] ^ mac_array[15] ^
1799                         mac_array[14] ^ mac_array[13] ^ mac_array[12] ^
1800                         mac_array[9] ^ mac_array[6] ^ mac_array[1] ^
1801                         mac_array[0];
1802
1803                 crc[2] = mac_array[47] ^ mac_array[46] ^ mac_array[44] ^
1804                         mac_array[43] ^ mac_array[42] ^ mac_array[39] ^
1805                         mac_array[37] ^ mac_array[34] ^ mac_array[33] ^
1806                         mac_array[29] ^ mac_array[28] ^ mac_array[25] ^
1807                         mac_array[24] ^ mac_array[22] ^ mac_array[17] ^
1808                         mac_array[15] ^ mac_array[13] ^ mac_array[12] ^
1809                         mac_array[10] ^ mac_array[8] ^ mac_array[6] ^
1810                         mac_array[2] ^ mac_array[1] ^ mac_array[0];
1811
1812                 crc[3] = mac_array[47] ^ mac_array[45] ^ mac_array[44] ^
1813                         mac_array[43] ^ mac_array[40] ^ mac_array[38] ^
1814                         mac_array[35] ^ mac_array[34] ^ mac_array[30] ^
1815                         mac_array[29] ^ mac_array[26] ^ mac_array[25] ^
1816                         mac_array[23] ^ mac_array[18] ^ mac_array[16] ^
1817                         mac_array[14] ^ mac_array[13] ^ mac_array[11] ^
1818                         mac_array[9] ^ mac_array[7] ^ mac_array[3] ^
1819                         mac_array[2] ^ mac_array[1];
1820
1821                 crc[4] = mac_array[46] ^ mac_array[45] ^ mac_array[44] ^
1822                         mac_array[41] ^ mac_array[39] ^ mac_array[36] ^
1823                         mac_array[35] ^ mac_array[31] ^ mac_array[30] ^
1824                         mac_array[27] ^ mac_array[26] ^ mac_array[24] ^
1825                         mac_array[19] ^ mac_array[17] ^ mac_array[15] ^
1826                         mac_array[14] ^ mac_array[12] ^ mac_array[10] ^
1827                         mac_array[8] ^ mac_array[4] ^ mac_array[3] ^
1828                         mac_array[2];
1829
1830                 crc[5] = mac_array[47] ^ mac_array[46] ^ mac_array[45] ^
1831                         mac_array[42] ^ mac_array[40] ^ mac_array[37] ^
1832                         mac_array[36] ^ mac_array[32] ^ mac_array[31] ^
1833                         mac_array[28] ^ mac_array[27] ^ mac_array[25] ^
1834                         mac_array[20] ^ mac_array[18] ^ mac_array[16] ^
1835                         mac_array[15] ^ mac_array[13] ^ mac_array[11] ^
1836                         mac_array[9] ^ mac_array[5] ^ mac_array[4] ^
1837                         mac_array[3];
1838
1839                 crc[6] = mac_array[47] ^ mac_array[46] ^ mac_array[43] ^
1840                         mac_array[41] ^ mac_array[38] ^ mac_array[37] ^
1841                         mac_array[33] ^ mac_array[32] ^ mac_array[29] ^
1842                         mac_array[28] ^ mac_array[26] ^ mac_array[21] ^
1843                         mac_array[19] ^ mac_array[17] ^ mac_array[16] ^
1844                         mac_array[14] ^ mac_array[12] ^ mac_array[10] ^
1845                         mac_array[6] ^ mac_array[5] ^ mac_array[4];
1846
1847                 crc[7] = mac_array[47] ^ mac_array[44] ^ mac_array[42] ^
1848                         mac_array[39] ^ mac_array[38] ^ mac_array[34] ^
1849                         mac_array[33] ^ mac_array[30] ^ mac_array[29] ^
1850                         mac_array[27] ^ mac_array[22] ^ mac_array[20] ^
1851                         mac_array[18] ^ mac_array[17] ^ mac_array[15] ^
1852                         mac_array[13] ^ mac_array[11] ^ mac_array[7] ^
1853                         mac_array[6] ^ mac_array[5];
1854
1855                 for (i = 0; i < 8; i++)
1856                         crc_result = crc_result | (crc[i] << i);
1857
1858                 eth_port_omc_addr (eth_port_num, crc_result, queue, option);
1859         }
1860         return;
1861 }
1862
1863 /*******************************************************************************
1864 * eth_port_smc_addr - Special Multicast address settings.
1865 *
1866 * DESCRIPTION:
1867 *       This routine controls the MV device special MAC multicast support.
1868 *       The Special Multicast Table for MAC addresses supports MAC of the form
1869 *       0x01-00-5E-00-00-XX (where XX is between 0x00 and 0x_fF).
1870 *       The MAC DA[7:0] bits are used as a pointer to the Special Multicast
1871 *       Table entries in the DA-Filter table.
1872 *       This function set the Special Multicast Table appropriate entry
1873 *       according to the argument given.
1874 *
1875 * INPUT:
1876 *       ETH_PORT        eth_port_num      Port number.
1877 *       unsigned char   mc_byte         Multicast addr last byte (MAC DA[7:0] bits).
1878 *       ETH_QUEUE                queue          Rx queue number for this MAC address.
1879 *       int                     option      0 = Add, 1 = remove address.
1880 *
1881 * OUTPUT:
1882 *       See description.
1883 *
1884 * RETURN:
1885 *       true is output succeeded.
1886 *       false if option parameter is invalid.
1887 *
1888 *******************************************************************************/
1889 static bool eth_port_smc_addr (ETH_PORT eth_port_num,
1890                                unsigned char mc_byte,
1891                                ETH_QUEUE queue, int option)
1892 {
1893         unsigned int smc_table_reg;
1894         unsigned int tbl_offset;
1895         unsigned int reg_offset;
1896
1897         /* Locate the SMC table entry */
1898         tbl_offset = (mc_byte / 4) * 4; /* Register offset from SMC table base */
1899         reg_offset = mc_byte % 4;       /* Entry offset within the above register */
1900         queue &= 0x7;
1901
1902         switch (option) {
1903         case REJECT_MAC_ADDR:
1904                 /* Clear accepts frame bit at specified Special DA table entry */
1905                 smc_table_reg =
1906                         MV_REG_READ ((MV64360_ETH_DA_FILTER_SPECIAL_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset));
1907                 smc_table_reg &= (0x0E << (8 * reg_offset));
1908
1909                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_SPECIAL_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset), smc_table_reg);
1910                 break;
1911
1912         case ACCEPT_MAC_ADDR:
1913                 /* Set accepts frame bit at specified Special DA table entry */
1914                 smc_table_reg =
1915                         MV_REG_READ ((MV64360_ETH_DA_FILTER_SPECIAL_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset));
1916                 smc_table_reg |= ((0x01 | queue) << (8 * reg_offset));
1917
1918                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_SPECIAL_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset), smc_table_reg);
1919                 break;
1920
1921         default:
1922                 return false;
1923         }
1924         return true;
1925 }
1926
1927 /*******************************************************************************
1928 * eth_port_omc_addr - Multicast address settings.
1929 *
1930 * DESCRIPTION:
1931 *       This routine controls the MV device Other MAC multicast support.
1932 *       The Other Multicast Table is used for multicast of another type.
1933 *       A CRC-8bit is used as an index to the Other Multicast Table entries
1934 *       in the DA-Filter table.
1935 *       The function gets the CRC-8bit value from the calling routine and
1936 *      set the Other Multicast Table appropriate entry according to the
1937 *       CRC-8 argument given.
1938 *
1939 * INPUT:
1940 *       ETH_PORT        eth_port_num      Port number.
1941 *       unsigned char     crc8          A CRC-8bit (Polynomial: x^8+x^2+x^1+1).
1942 *       ETH_QUEUE                queue          Rx queue number for this MAC address.
1943 *       int                     option      0 = Add, 1 = remove address.
1944 *
1945 * OUTPUT:
1946 *       See description.
1947 *
1948 * RETURN:
1949 *       true is output succeeded.
1950 *       false if option parameter is invalid.
1951 *
1952 *******************************************************************************/
1953 static bool eth_port_omc_addr (ETH_PORT eth_port_num,
1954                                unsigned char crc8,
1955                                ETH_QUEUE queue, int option)
1956 {
1957         unsigned int omc_table_reg;
1958         unsigned int tbl_offset;
1959         unsigned int reg_offset;
1960
1961         /* Locate the OMC table entry */
1962         tbl_offset = (crc8 / 4) * 4;    /* Register offset from OMC table base */
1963         reg_offset = crc8 % 4;  /* Entry offset within the above register */
1964         queue &= 0x7;
1965
1966         switch (option) {
1967         case REJECT_MAC_ADDR:
1968                 /* Clear accepts frame bit at specified Other DA table entry */
1969                 omc_table_reg =
1970                         MV_REG_READ ((MV64360_ETH_DA_FILTER_OTHER_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset));
1971                 omc_table_reg &= (0x0E << (8 * reg_offset));
1972
1973                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_OTHER_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset), omc_table_reg);
1974                 break;
1975
1976         case ACCEPT_MAC_ADDR:
1977                 /* Set accepts frame bit at specified Other DA table entry */
1978                 omc_table_reg =
1979                         MV_REG_READ ((MV64360_ETH_DA_FILTER_OTHER_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset));
1980                 omc_table_reg |= ((0x01 | queue) << (8 * reg_offset));
1981
1982                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_OTHER_MULTICAST_TABLE_BASE (eth_port_num) + tbl_offset), omc_table_reg);
1983                 break;
1984
1985         default:
1986                 return false;
1987         }
1988         return true;
1989 }
1990 #endif
1991
1992 /*******************************************************************************
1993 * eth_port_init_mac_tables - Clear all entrance in the UC, SMC and OMC tables
1994 *
1995 * DESCRIPTION:
1996 *       Go through all the DA filter tables (Unicast, Special Multicast & Other
1997 *       Multicast) and set each entry to 0.
1998 *
1999 * INPUT:
2000 *       ETH_PORT    eth_port_num   Ethernet Port number. See ETH_PORT enum.
2001 *
2002 * OUTPUT:
2003 *       Multicast and Unicast packets are rejected.
2004 *
2005 * RETURN:
2006 *       None.
2007 *
2008 *******************************************************************************/
2009 static void eth_port_init_mac_tables (ETH_PORT eth_port_num)
2010 {
2011         int table_index;
2012
2013         /* Clear DA filter unicast table (Ex_dFUT) */
2014         for (table_index = 0; table_index <= 0xC; table_index += 4)
2015                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_UNICAST_TABLE_BASE
2016                                (eth_port_num) + table_index), 0);
2017
2018         for (table_index = 0; table_index <= 0xFC; table_index += 4) {
2019                 /* Clear DA filter special multicast table (Ex_dFSMT) */
2020                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_SPECIAL_MULTICAST_TABLE_BASE (eth_port_num) + table_index), 0);
2021                 /* Clear DA filter other multicast table (Ex_dFOMT) */
2022                 MV_REG_WRITE ((MV64360_ETH_DA_FILTER_OTHER_MULTICAST_TABLE_BASE (eth_port_num) + table_index), 0);
2023         }
2024 }
2025
2026 /*******************************************************************************
2027 * eth_clear_mib_counters - Clear all MIB counters
2028 *
2029 * DESCRIPTION:
2030 *       This function clears all MIB counters of a specific ethernet port.
2031 *       A read from the MIB counter will reset the counter.
2032 *
2033 * INPUT:
2034 *       ETH_PORT    eth_port_num   Ethernet Port number. See ETH_PORT enum.
2035 *
2036 * OUTPUT:
2037 *       After reading all MIB counters, the counters resets.
2038 *
2039 * RETURN:
2040 *       MIB counter value.
2041 *
2042 *******************************************************************************/
2043 static void eth_clear_mib_counters (ETH_PORT eth_port_num)
2044 {
2045         int i;
2046
2047         /* Perform dummy reads from MIB counters */
2048         for (i = ETH_MIB_GOOD_OCTETS_RECEIVED_LOW; i < ETH_MIB_LATE_COLLISION;
2049              i += 4) {
2050                 (void)MV_REG_READ ((MV64360_ETH_MIB_COUNTERS_BASE
2051                                       (eth_port_num) + i));
2052         }
2053
2054         return;
2055 }
2056
2057 /*******************************************************************************
2058 * eth_read_mib_counter - Read a MIB counter
2059 *
2060 * DESCRIPTION:
2061 *       This function reads a MIB counter of a specific ethernet port.
2062 *       NOTE - If read from ETH_MIB_GOOD_OCTETS_RECEIVED_LOW, then the
2063 *       following read must be from ETH_MIB_GOOD_OCTETS_RECEIVED_HIGH
2064 *       register. The same applies for ETH_MIB_GOOD_OCTETS_SENT_LOW and
2065 *       ETH_MIB_GOOD_OCTETS_SENT_HIGH
2066 *
2067 * INPUT:
2068 *       ETH_PORT    eth_port_num   Ethernet Port number. See ETH_PORT enum.
2069 *       unsigned int mib_offset   MIB counter offset (use ETH_MIB_... macros).
2070 *
2071 * OUTPUT:
2072 *       After reading the MIB counter, the counter resets.
2073 *
2074 * RETURN:
2075 *       MIB counter value.
2076 *
2077 *******************************************************************************/
2078 unsigned int eth_read_mib_counter (ETH_PORT eth_port_num,
2079                                    unsigned int mib_offset)
2080 {
2081         return (MV_REG_READ (MV64360_ETH_MIB_COUNTERS_BASE (eth_port_num)
2082                              + mib_offset));
2083 }
2084
2085 /*******************************************************************************
2086 * ethernet_phy_set - Set the ethernet port PHY address.
2087 *
2088 * DESCRIPTION:
2089 *       This routine set the ethernet port PHY address according to given
2090 *       parameter.
2091 *
2092 * INPUT:
2093 *               ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2094 *
2095 * OUTPUT:
2096 *       Set PHY Address Register with given PHY address parameter.
2097 *
2098 * RETURN:
2099 *       None.
2100 *
2101 *******************************************************************************/
2102 static void ethernet_phy_set (ETH_PORT eth_port_num, int phy_addr)
2103 {
2104         unsigned int reg_data;
2105
2106         reg_data = MV_REG_READ (MV64360_ETH_PHY_ADDR_REG);
2107
2108         reg_data &= ~(0x1F << (5 * eth_port_num));
2109         reg_data |= (phy_addr << (5 * eth_port_num));
2110
2111         MV_REG_WRITE (MV64360_ETH_PHY_ADDR_REG, reg_data);
2112
2113         return;
2114 }
2115
2116 /*******************************************************************************
2117  * ethernet_phy_get - Get the ethernet port PHY address.
2118  *
2119  * DESCRIPTION:
2120  *       This routine returns the given ethernet port PHY address.
2121  *
2122  * INPUT:
2123  *              ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2124  *
2125  * OUTPUT:
2126  *       None.
2127  *
2128  * RETURN:
2129  *       PHY address.
2130  *
2131  *******************************************************************************/
2132 static int ethernet_phy_get (ETH_PORT eth_port_num)
2133 {
2134         unsigned int reg_data;
2135
2136         reg_data = MV_REG_READ (MV64360_ETH_PHY_ADDR_REG);
2137
2138         return ((reg_data >> (5 * eth_port_num)) & 0x1f);
2139 }
2140
2141 /*******************************************************************************
2142  * ethernet_phy_reset - Reset Ethernet port PHY.
2143  *
2144  * DESCRIPTION:
2145  *       This routine utilize the SMI interface to reset the ethernet port PHY.
2146  *       The routine waits until the link is up again or link up is timeout.
2147  *
2148  * INPUT:
2149  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2150  *
2151  * OUTPUT:
2152  *       The ethernet port PHY renew its link.
2153  *
2154  * RETURN:
2155  *       None.
2156  *
2157 *******************************************************************************/
2158 static bool ethernet_phy_reset (ETH_PORT eth_port_num)
2159 {
2160         unsigned int time_out = 50;
2161         unsigned int phy_reg_data;
2162
2163         /* Reset the PHY */
2164         eth_port_read_smi_reg (eth_port_num, 0, &phy_reg_data);
2165         phy_reg_data |= 0x8000; /* Set bit 15 to reset the PHY */
2166         eth_port_write_smi_reg (eth_port_num, 0, phy_reg_data);
2167
2168         /* Poll on the PHY LINK */
2169         do {
2170                 eth_port_read_smi_reg (eth_port_num, 1, &phy_reg_data);
2171
2172                 if (time_out-- == 0)
2173                         return false;
2174         }
2175         while (!(phy_reg_data & 0x20));
2176
2177         return true;
2178 }
2179
2180 /*******************************************************************************
2181  * eth_port_reset - Reset Ethernet port
2182  *
2183  * DESCRIPTION:
2184  *      This routine resets the chip by aborting any SDMA engine activity and
2185  *      clearing the MIB counters. The Receiver and the Transmit unit are in
2186  *      idle state after this command is performed and the port is disabled.
2187  *
2188  * INPUT:
2189  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2190  *
2191  * OUTPUT:
2192  *       Channel activity is halted.
2193  *
2194  * RETURN:
2195  *       None.
2196  *
2197  *******************************************************************************/
2198 static void eth_port_reset (ETH_PORT eth_port_num)
2199 {
2200         unsigned int reg_data;
2201
2202         /* Stop Tx port activity. Check port Tx activity. */
2203         reg_data =
2204                 MV_REG_READ (MV64360_ETH_TRANSMIT_QUEUE_COMMAND_REG
2205                              (eth_port_num));
2206
2207         if (reg_data & 0xFF) {
2208                 /* Issue stop command for active channels only */
2209                 MV_REG_WRITE (MV64360_ETH_TRANSMIT_QUEUE_COMMAND_REG
2210                               (eth_port_num), (reg_data << 8));
2211
2212                 /* Wait for all Tx activity to terminate. */
2213                 do {
2214                         /* Check port cause register that all Tx queues are stopped */
2215                         reg_data =
2216                                 MV_REG_READ
2217                                 (MV64360_ETH_TRANSMIT_QUEUE_COMMAND_REG
2218                                  (eth_port_num));
2219                 }
2220                 while (reg_data & 0xFF);
2221         }
2222
2223         /* Stop Rx port activity. Check port Rx activity. */
2224         reg_data =
2225                 MV_REG_READ (MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG
2226                              (eth_port_num));
2227
2228         if (reg_data & 0xFF) {
2229                 /* Issue stop command for active channels only */
2230                 MV_REG_WRITE (MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG
2231                               (eth_port_num), (reg_data << 8));
2232
2233                 /* Wait for all Rx activity to terminate. */
2234                 do {
2235                         /* Check port cause register that all Rx queues are stopped */
2236                         reg_data =
2237                                 MV_REG_READ
2238                                 (MV64360_ETH_RECEIVE_QUEUE_COMMAND_REG
2239                                  (eth_port_num));
2240                 }
2241                 while (reg_data & 0xFF);
2242         }
2243
2244
2245         /* Clear all MIB counters */
2246         eth_clear_mib_counters (eth_port_num);
2247
2248         /* Reset the Enable bit in the Configuration Register */
2249         reg_data =
2250                 MV_REG_READ (MV64360_ETH_PORT_SERIAL_CONTROL_REG
2251                              (eth_port_num));
2252         reg_data &= ~ETH_SERIAL_PORT_ENABLE;
2253         MV_REG_WRITE (MV64360_ETH_PORT_SERIAL_CONTROL_REG (eth_port_num),
2254                       reg_data);
2255
2256         return;
2257 }
2258
2259 #if 0                           /* Not needed here */
2260 /*******************************************************************************
2261  * ethernet_set_config_reg - Set specified bits in configuration register.
2262  *
2263  * DESCRIPTION:
2264  *       This function sets specified bits in the given ethernet
2265  *       configuration register.
2266  *
2267  * INPUT:
2268  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2269  *      unsigned int    value   32 bit value.
2270  *
2271  * OUTPUT:
2272  *      The set bits in the value parameter are set in the configuration
2273  *      register.
2274  *
2275  * RETURN:
2276  *      None.
2277  *
2278  *******************************************************************************/
2279 static void ethernet_set_config_reg (ETH_PORT eth_port_num,
2280                                      unsigned int value)
2281 {
2282         unsigned int eth_config_reg;
2283
2284         eth_config_reg =
2285                 MV_REG_READ (MV64360_ETH_PORT_CONFIG_REG (eth_port_num));
2286         eth_config_reg |= value;
2287         MV_REG_WRITE (MV64360_ETH_PORT_CONFIG_REG (eth_port_num),
2288                       eth_config_reg);
2289
2290         return;
2291 }
2292 #endif
2293
2294 #if 0                           /* FIXME */
2295 /*******************************************************************************
2296  * ethernet_reset_config_reg - Reset specified bits in configuration register.
2297  *
2298  * DESCRIPTION:
2299  *       This function resets specified bits in the given Ethernet
2300  *       configuration register.
2301  *
2302  * INPUT:
2303  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2304  *      unsigned int    value   32 bit value.
2305  *
2306  * OUTPUT:
2307  *      The set bits in the value parameter are reset in the configuration
2308  *      register.
2309  *
2310  * RETURN:
2311  *      None.
2312  *
2313  *******************************************************************************/
2314 static void ethernet_reset_config_reg (ETH_PORT eth_port_num,
2315                                        unsigned int value)
2316 {
2317         unsigned int eth_config_reg;
2318
2319         eth_config_reg = MV_REG_READ (MV64360_ETH_PORT_CONFIG_EXTEND_REG
2320                                       (eth_port_num));
2321         eth_config_reg &= ~value;
2322         MV_REG_WRITE (MV64360_ETH_PORT_CONFIG_EXTEND_REG (eth_port_num),
2323                       eth_config_reg);
2324
2325         return;
2326 }
2327 #endif
2328
2329 #if 0                           /* Not needed here */
2330 /*******************************************************************************
2331  * ethernet_get_config_reg - Get the port configuration register
2332  *
2333  * DESCRIPTION:
2334  *       This function returns the configuration register value of the given
2335  *       ethernet port.
2336  *
2337  * INPUT:
2338  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2339  *
2340  * OUTPUT:
2341  *       None.
2342  *
2343  * RETURN:
2344  *       Port configuration register value.
2345  *
2346  *******************************************************************************/
2347 static unsigned int ethernet_get_config_reg (ETH_PORT eth_port_num)
2348 {
2349         unsigned int eth_config_reg;
2350
2351         eth_config_reg = MV_REG_READ (MV64360_ETH_PORT_CONFIG_EXTEND_REG
2352                                       (eth_port_num));
2353         return eth_config_reg;
2354 }
2355
2356 #endif
2357
2358 /*******************************************************************************
2359  * eth_port_read_smi_reg - Read PHY registers
2360  *
2361  * DESCRIPTION:
2362  *       This routine utilize the SMI interface to interact with the PHY in
2363  *       order to perform PHY register read.
2364  *
2365  * INPUT:
2366  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2367  *       unsigned int   phy_reg   PHY register address offset.
2368  *       unsigned int   *value   Register value buffer.
2369  *
2370  * OUTPUT:
2371  *       Write the value of a specified PHY register into given buffer.
2372  *
2373  * RETURN:
2374  *       false if the PHY is busy or read data is not in valid state.
2375  *       true otherwise.
2376  *
2377  *******************************************************************************/
2378 static bool eth_port_read_smi_reg (ETH_PORT eth_port_num,
2379                                    unsigned int phy_reg, unsigned int *value)
2380 {
2381         unsigned int reg_value;
2382         unsigned int time_out = PHY_BUSY_TIMEOUT;
2383         int phy_addr;
2384
2385         phy_addr = ethernet_phy_get (eth_port_num);
2386 /*    printf("     Phy-Port %d has addess %d  \n",eth_port_num, phy_addr );*/
2387
2388         /* first check that it is not busy */
2389         do {
2390                 reg_value = MV_REG_READ (MV64360_ETH_SMI_REG);
2391                 if (time_out-- == 0) {
2392                         return false;
2393                 }
2394         }
2395         while (reg_value & ETH_SMI_BUSY);
2396
2397         /* not busy */
2398
2399         MV_REG_WRITE (MV64360_ETH_SMI_REG,
2400                       (phy_addr << 16) | (phy_reg << 21) |
2401                       ETH_SMI_OPCODE_READ);
2402
2403         time_out = PHY_BUSY_TIMEOUT;    /* initialize the time out var again */
2404
2405         do {
2406                 reg_value = MV_REG_READ (MV64360_ETH_SMI_REG);
2407                 if (time_out-- == 0) {
2408                         return false;
2409                 }
2410         }
2411         while ((reg_value & ETH_SMI_READ_VALID) != ETH_SMI_READ_VALID); /* Bit set equ operation done */
2412
2413         /* Wait for the data to update in the SMI register */
2414 #define PHY_UPDATE_TIMEOUT      10000
2415         for (time_out = 0; time_out < PHY_UPDATE_TIMEOUT; time_out++);
2416
2417         reg_value = MV_REG_READ (MV64360_ETH_SMI_REG);
2418
2419         *value = reg_value & 0xffff;
2420
2421         return true;
2422 }
2423
2424 /*******************************************************************************
2425  * eth_port_write_smi_reg - Write to PHY registers
2426  *
2427  * DESCRIPTION:
2428  *       This routine utilize the SMI interface to interact with the PHY in
2429  *       order to perform writes to PHY registers.
2430  *
2431  * INPUT:
2432  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2433  *      unsigned int   phy_reg   PHY register address offset.
2434  *      unsigned int    value   Register value.
2435  *
2436  * OUTPUT:
2437  *      Write the given value to the specified PHY register.
2438  *
2439  * RETURN:
2440  *      false if the PHY is busy.
2441  *      true otherwise.
2442  *
2443  *******************************************************************************/
2444 static bool eth_port_write_smi_reg (ETH_PORT eth_port_num,
2445                                     unsigned int phy_reg, unsigned int value)
2446 {
2447         unsigned int reg_value;
2448         unsigned int time_out = PHY_BUSY_TIMEOUT;
2449         int phy_addr;
2450
2451         phy_addr = ethernet_phy_get (eth_port_num);
2452
2453         /* first check that it is not busy */
2454         do {
2455                 reg_value = MV_REG_READ (MV64360_ETH_SMI_REG);
2456                 if (time_out-- == 0) {
2457                         return false;
2458                 }
2459         }
2460         while (reg_value & ETH_SMI_BUSY);
2461
2462         /* not busy */
2463         MV_REG_WRITE (MV64360_ETH_SMI_REG,
2464                       (phy_addr << 16) | (phy_reg << 21) |
2465                       ETH_SMI_OPCODE_WRITE | (value & 0xffff));
2466         return true;
2467 }
2468
2469 /*******************************************************************************
2470  * eth_set_access_control - Config address decode parameters for Ethernet unit
2471  *
2472  * DESCRIPTION:
2473  *       This function configures the address decode parameters for the Gigabit
2474  *       Ethernet Controller according the given parameters struct.
2475  *
2476  * INPUT:
2477  *      ETH_PORT   eth_port_num   Ethernet Port number. See ETH_PORT enum.
2478  *       ETH_WIN_PARAM  *param   Address decode parameter struct.
2479  *
2480  * OUTPUT:
2481  *       An access window is opened using the given access parameters.
2482  *
2483  * RETURN:
2484  *       None.
2485  *
2486  *******************************************************************************/
2487 static void eth_set_access_control (ETH_PORT eth_port_num,
2488                                     ETH_WIN_PARAM * param)
2489 {
2490         unsigned int access_prot_reg;
2491
2492         /* Set access control register */
2493         access_prot_reg = MV_REG_READ (MV64360_ETH_ACCESS_PROTECTION_REG
2494                                        (eth_port_num));
2495         access_prot_reg &= (~(3 << (param->win * 2)));  /* clear window permission */
2496         access_prot_reg |= (param->access_ctrl << (param->win * 2));
2497         MV_REG_WRITE (MV64360_ETH_ACCESS_PROTECTION_REG (eth_port_num),
2498                       access_prot_reg);
2499
2500         /* Set window Size reg (SR) */
2501         MV_REG_WRITE ((MV64360_ETH_SIZE_REG_0 +
2502                        (ETH_SIZE_REG_GAP * param->win)),
2503                       (((param->size / 0x10000) - 1) << 16));
2504
2505         /* Set window Base address reg (BA) */
2506         MV_REG_WRITE ((MV64360_ETH_BAR_0 + (ETH_BAR_GAP * param->win)),
2507                       (param->target | param->attributes | param->base_addr));
2508         /* High address remap reg (HARR) */
2509         if (param->win < 4)
2510                 MV_REG_WRITE ((MV64360_ETH_HIGH_ADDR_REMAP_REG_0 +
2511                                (ETH_HIGH_ADDR_REMAP_REG_GAP * param->win)),
2512                               param->high_addr);
2513
2514         /* Base address enable reg (BARER) */
2515         if (param->enable == 1)
2516                 MV_RESET_REG_BITS (MV64360_ETH_BASE_ADDR_ENABLE_REG,
2517                                    (1 << param->win));
2518         else
2519                 MV_SET_REG_BITS (MV64360_ETH_BASE_ADDR_ENABLE_REG,
2520                                  (1 << param->win));
2521 }
2522
2523 /*******************************************************************************
2524  * ether_init_rx_desc_ring - Curve a Rx chain desc list and buffer in memory.
2525  *
2526  * DESCRIPTION:
2527  *       This function prepares a Rx chained list of descriptors and packet
2528  *       buffers in a form of a ring. The routine must be called after port
2529  *       initialization routine and before port start routine.
2530  *       The Ethernet SDMA engine uses CPU bus addresses to access the various
2531  *       devices in the system (i.e. DRAM). This function uses the ethernet
2532  *       struct 'virtual to physical' routine (set by the user) to set the ring
2533  *       with physical addresses.
2534  *
2535  * INPUT:
2536  *      ETH_PORT_INFO   *p_eth_port_ctrl   Ethernet Port Control srtuct.
2537  *      ETH_QUEUE       rx_queue         Number of Rx queue.
2538  *      int                     rx_desc_num       Number of Rx descriptors
2539  *      int                     rx_buff_size      Size of Rx buffer
2540  *      unsigned int    rx_desc_base_addr  Rx descriptors memory area base addr.
2541  *      unsigned int    rx_buff_base_addr  Rx buffer memory area base addr.
2542  *
2543  * OUTPUT:
2544  *      The routine updates the Ethernet port control struct with information
2545  *      regarding the Rx descriptors and buffers.
2546  *
2547  * RETURN:
2548  *      false if the given descriptors memory area is not aligned according to
2549  *      Ethernet SDMA specifications.
2550  *      true otherwise.
2551  *
2552  *******************************************************************************/
2553 static bool ether_init_rx_desc_ring (ETH_PORT_INFO * p_eth_port_ctrl,
2554                                      ETH_QUEUE rx_queue,
2555                                      int rx_desc_num,
2556                                      int rx_buff_size,
2557                                      unsigned int rx_desc_base_addr,
2558                                      unsigned int rx_buff_base_addr)
2559 {
2560         ETH_RX_DESC *p_rx_desc;
2561         ETH_RX_DESC *p_rx_prev_desc;    /* pointer to link with the last descriptor */
2562         unsigned int buffer_addr;
2563         int ix;                 /* a counter */
2564
2565
2566         p_rx_desc = (ETH_RX_DESC *) rx_desc_base_addr;
2567         p_rx_prev_desc = p_rx_desc;
2568         buffer_addr = rx_buff_base_addr;
2569
2570         /* Rx desc Must be 4LW aligned (i.e. Descriptor_Address[3:0]=0000). */
2571         if (rx_buff_base_addr & 0xF)
2572                 return false;
2573
2574         /* Rx buffers are limited to 64K bytes and Minimum size is 8 bytes  */
2575         if ((rx_buff_size < 8) || (rx_buff_size > RX_BUFFER_MAX_SIZE))
2576                 return false;
2577
2578         /* Rx buffers must be 64-bit aligned.       */
2579         if ((rx_buff_base_addr + rx_buff_size) & 0x7)
2580                 return false;
2581
2582         /* initialize the Rx descriptors ring */
2583         for (ix = 0; ix < rx_desc_num; ix++) {
2584                 p_rx_desc->buf_size = rx_buff_size;
2585                 p_rx_desc->byte_cnt = 0x0000;
2586                 p_rx_desc->cmd_sts =
2587                         ETH_BUFFER_OWNED_BY_DMA | ETH_RX_ENABLE_INTERRUPT;
2588                 p_rx_desc->next_desc_ptr =
2589                         ((unsigned int) p_rx_desc) + RX_DESC_ALIGNED_SIZE;
2590                 p_rx_desc->buf_ptr = buffer_addr;
2591                 p_rx_desc->return_info = 0x00000000;
2592                 D_CACHE_FLUSH_LINE (p_rx_desc, 0);
2593                 buffer_addr += rx_buff_size;
2594                 p_rx_prev_desc = p_rx_desc;
2595                 p_rx_desc = (ETH_RX_DESC *)
2596                         ((unsigned int) p_rx_desc + RX_DESC_ALIGNED_SIZE);
2597         }
2598
2599         /* Closing Rx descriptors ring */
2600         p_rx_prev_desc->next_desc_ptr = (rx_desc_base_addr);
2601         D_CACHE_FLUSH_LINE (p_rx_prev_desc, 0);
2602
2603         /* Save Rx desc pointer to driver struct. */
2604         CURR_RFD_SET ((ETH_RX_DESC *) rx_desc_base_addr, rx_queue);
2605         USED_RFD_SET ((ETH_RX_DESC *) rx_desc_base_addr, rx_queue);
2606
2607         p_eth_port_ctrl->p_rx_desc_area_base[rx_queue] =
2608                 (ETH_RX_DESC *) rx_desc_base_addr;
2609         p_eth_port_ctrl->rx_desc_area_size[rx_queue] =
2610                 rx_desc_num * RX_DESC_ALIGNED_SIZE;
2611
2612         p_eth_port_ctrl->port_rx_queue_command |= (1 << rx_queue);
2613
2614         return true;
2615 }
2616
2617 /*******************************************************************************
2618  * ether_init_tx_desc_ring - Curve a Tx chain desc list and buffer in memory.
2619  *
2620  * DESCRIPTION:
2621  *       This function prepares a Tx chained list of descriptors and packet
2622  *       buffers in a form of a ring. The routine must be called after port
2623  *       initialization routine and before port start routine.
2624  *       The Ethernet SDMA engine uses CPU bus addresses to access the various
2625  *       devices in the system (i.e. DRAM). This function uses the ethernet
2626  *       struct 'virtual to physical' routine (set by the user) to set the ring
2627  *       with physical addresses.
2628  *
2629  * INPUT:
2630  *      ETH_PORT_INFO   *p_eth_port_ctrl   Ethernet Port Control srtuct.
2631  *      ETH_QUEUE       tx_queue         Number of Tx queue.
2632  *      int                     tx_desc_num       Number of Tx descriptors
2633  *      int                     tx_buff_size      Size of Tx buffer
2634  *      unsigned int    tx_desc_base_addr  Tx descriptors memory area base addr.
2635  *      unsigned int    tx_buff_base_addr  Tx buffer memory area base addr.
2636  *
2637  * OUTPUT:
2638  *      The routine updates the Ethernet port control struct with information
2639  *      regarding the Tx descriptors and buffers.
2640  *
2641  * RETURN:
2642  *      false if the given descriptors memory area is not aligned according to
2643  *      Ethernet SDMA specifications.
2644  *      true otherwise.
2645  *
2646  *******************************************************************************/
2647 static bool ether_init_tx_desc_ring (ETH_PORT_INFO * p_eth_port_ctrl,
2648                                      ETH_QUEUE tx_queue,
2649                                      int tx_desc_num,
2650                                      int tx_buff_size,
2651                                      unsigned int tx_desc_base_addr,
2652                                      unsigned int tx_buff_base_addr)
2653 {
2654
2655         ETH_TX_DESC *p_tx_desc;
2656         ETH_TX_DESC *p_tx_prev_desc;
2657         unsigned int buffer_addr;
2658         int ix;                 /* a counter */
2659
2660
2661         /* save the first desc pointer to link with the last descriptor */
2662         p_tx_desc = (ETH_TX_DESC *) tx_desc_base_addr;
2663         p_tx_prev_desc = p_tx_desc;
2664         buffer_addr = tx_buff_base_addr;
2665
2666         /* Tx desc Must be 4LW aligned (i.e. Descriptor_Address[3:0]=0000). */
2667         if (tx_buff_base_addr & 0xF)
2668                 return false;
2669
2670         /* Tx buffers are limited to 64K bytes and Minimum size is 8 bytes  */
2671         if ((tx_buff_size > TX_BUFFER_MAX_SIZE)
2672             || (tx_buff_size < TX_BUFFER_MIN_SIZE))
2673                 return false;
2674
2675         /* Initialize the Tx descriptors ring */
2676         for (ix = 0; ix < tx_desc_num; ix++) {
2677                 p_tx_desc->byte_cnt = 0x0000;
2678                 p_tx_desc->l4i_chk = 0x0000;
2679                 p_tx_desc->cmd_sts = 0x00000000;
2680                 p_tx_desc->next_desc_ptr =
2681                         ((unsigned int) p_tx_desc) + TX_DESC_ALIGNED_SIZE;
2682
2683                 p_tx_desc->buf_ptr = buffer_addr;
2684                 p_tx_desc->return_info = 0x00000000;
2685                 D_CACHE_FLUSH_LINE (p_tx_desc, 0);
2686                 buffer_addr += tx_buff_size;
2687                 p_tx_prev_desc = p_tx_desc;
2688                 p_tx_desc = (ETH_TX_DESC *)
2689                         ((unsigned int) p_tx_desc + TX_DESC_ALIGNED_SIZE);
2690
2691         }
2692         /* Closing Tx descriptors ring */
2693         p_tx_prev_desc->next_desc_ptr = tx_desc_base_addr;
2694         D_CACHE_FLUSH_LINE (p_tx_prev_desc, 0);
2695         /* Set Tx desc pointer in driver struct. */
2696         CURR_TFD_SET ((ETH_TX_DESC *) tx_desc_base_addr, tx_queue);
2697         USED_TFD_SET ((ETH_TX_DESC *) tx_desc_base_addr, tx_queue);
2698
2699         /* Init Tx ring base and size parameters */
2700         p_eth_port_ctrl->p_tx_desc_area_base[tx_queue] =
2701                 (ETH_TX_DESC *) tx_desc_base_addr;
2702         p_eth_port_ctrl->tx_desc_area_size[tx_queue] =
2703                 (tx_desc_num * TX_DESC_ALIGNED_SIZE);
2704
2705         /* Add the queue to the list of Tx queues of this port */
2706         p_eth_port_ctrl->port_tx_queue_command |= (1 << tx_queue);
2707
2708         return true;
2709 }
2710
2711 /*******************************************************************************
2712  * eth_port_send - Send an Ethernet packet
2713  *
2714  * DESCRIPTION:
2715  *      This routine send a given packet described by p_pktinfo parameter. It
2716  *      supports transmitting of a packet spaned over multiple buffers. The
2717  *      routine updates 'curr' and 'first' indexes according to the packet
2718  *      segment passed to the routine. In case the packet segment is first,
2719  *      the 'first' index is update. In any case, the 'curr' index is updated.
2720  *      If the routine get into Tx resource error it assigns 'curr' index as
2721  *      'first'. This way the function can abort Tx process of multiple
2722  *      descriptors per packet.
2723  *
2724  * INPUT:
2725  *      ETH_PORT_INFO   *p_eth_port_ctrl   Ethernet Port Control srtuct.
2726  *      ETH_QUEUE       tx_queue         Number of Tx queue.
2727  *      PKT_INFO        *p_pkt_info       User packet buffer.
2728  *
2729  * OUTPUT:
2730  *      Tx ring 'curr' and 'first' indexes are updated.
2731  *
2732  * RETURN:
2733  *      ETH_QUEUE_FULL in case of Tx resource error.
2734  *      ETH_ERROR in case the routine can not access Tx desc ring.
2735  *      ETH_QUEUE_LAST_RESOURCE if the routine uses the last Tx resource.
2736  *      ETH_OK otherwise.
2737  *
2738  *******************************************************************************/
2739 static ETH_FUNC_RET_STATUS eth_port_send (ETH_PORT_INFO * p_eth_port_ctrl,
2740                                           ETH_QUEUE tx_queue,
2741                                           PKT_INFO * p_pkt_info)
2742 {
2743         volatile ETH_TX_DESC *p_tx_desc_first;
2744         volatile ETH_TX_DESC *p_tx_desc_curr;
2745         volatile ETH_TX_DESC *p_tx_next_desc_curr;
2746         volatile ETH_TX_DESC *p_tx_desc_used;
2747         unsigned int command_status;
2748
2749         /* Do not process Tx ring in case of Tx ring resource error */
2750         if (p_eth_port_ctrl->tx_resource_err[tx_queue] == true)
2751                 return ETH_QUEUE_FULL;
2752
2753         /* Get the Tx Desc ring indexes */
2754         CURR_TFD_GET (p_tx_desc_curr, tx_queue);
2755         USED_TFD_GET (p_tx_desc_used, tx_queue);
2756
2757         if (p_tx_desc_curr == NULL)
2758                 return ETH_ERROR;
2759
2760         /* The following parameters are used to save readings from memory */
2761         p_tx_next_desc_curr = TX_NEXT_DESC_PTR (p_tx_desc_curr, tx_queue);
2762         command_status = p_pkt_info->cmd_sts | ETH_ZERO_PADDING | ETH_GEN_CRC;
2763
2764         if (command_status & (ETH_TX_FIRST_DESC)) {
2765                 /* Update first desc */
2766                 FIRST_TFD_SET (p_tx_desc_curr, tx_queue);
2767                 p_tx_desc_first = p_tx_desc_curr;
2768         } else {
2769                 FIRST_TFD_GET (p_tx_desc_first, tx_queue);
2770                 command_status |= ETH_BUFFER_OWNED_BY_DMA;
2771         }
2772
2773         /* Buffers with a payload smaller than 8 bytes must be aligned to 64-bit */
2774         /* boundary. We use the memory allocated for Tx descriptor. This memory  */
2775         /* located in TX_BUF_OFFSET_IN_DESC offset within the Tx descriptor. */
2776         if (p_pkt_info->byte_cnt <= 8) {
2777                 printf ("You have failed in the < 8 bytes errata - fixme\n");   /* RABEEH - TBD */
2778                 return ETH_ERROR;
2779
2780                 p_tx_desc_curr->buf_ptr =
2781                         (unsigned int) p_tx_desc_curr + TX_BUF_OFFSET_IN_DESC;
2782                 eth_b_copy (p_pkt_info->buf_ptr, p_tx_desc_curr->buf_ptr,
2783                             p_pkt_info->byte_cnt);
2784         } else
2785                 p_tx_desc_curr->buf_ptr = p_pkt_info->buf_ptr;
2786
2787         p_tx_desc_curr->byte_cnt = p_pkt_info->byte_cnt;
2788         p_tx_desc_curr->return_info = p_pkt_info->return_info;
2789
2790         if (p_pkt_info->cmd_sts & (ETH_TX_LAST_DESC)) {
2791                 /* Set last desc with DMA ownership and interrupt enable. */
2792                 p_tx_desc_curr->cmd_sts = command_status |
2793                         ETH_BUFFER_OWNED_BY_DMA | ETH_TX_ENABLE_INTERRUPT;
2794
2795                 if (p_tx_desc_curr != p_tx_desc_first)
2796                         p_tx_desc_first->cmd_sts |= ETH_BUFFER_OWNED_BY_DMA;
2797
2798                 /* Flush CPU pipe */
2799
2800                 D_CACHE_FLUSH_LINE ((unsigned int) p_tx_desc_curr, 0);
2801                 D_CACHE_FLUSH_LINE ((unsigned int) p_tx_desc_first, 0);
2802                 CPU_PIPE_FLUSH;
2803
2804                 /* Apply send command */
2805                 ETH_ENABLE_TX_QUEUE (tx_queue, p_eth_port_ctrl->port_num);
2806
2807                 /* Finish Tx packet. Update first desc in case of Tx resource error */
2808                 p_tx_desc_first = p_tx_next_desc_curr;
2809                 FIRST_TFD_SET (p_tx_desc_first, tx_queue);
2810
2811         } else {
2812                 p_tx_desc_curr->cmd_sts = command_status;
2813                 D_CACHE_FLUSH_LINE ((unsigned int) p_tx_desc_curr, 0);
2814         }
2815
2816         /* Check for ring index overlap in the Tx desc ring */
2817         if (p_tx_next_desc_curr == p_tx_desc_used) {
2818                 /* Update the current descriptor */
2819                 CURR_TFD_SET (p_tx_desc_first, tx_queue);
2820
2821                 p_eth_port_ctrl->tx_resource_err[tx_queue] = true;
2822                 return ETH_QUEUE_LAST_RESOURCE;
2823         } else {
2824                 /* Update the current descriptor */
2825                 CURR_TFD_SET (p_tx_next_desc_curr, tx_queue);
2826                 return ETH_OK;
2827         }
2828 }
2829
2830 /*******************************************************************************
2831  * eth_tx_return_desc - Free all used Tx descriptors
2832  *
2833  * DESCRIPTION:
2834  *      This routine returns the transmitted packet information to the caller.
2835  *      It uses the 'first' index to support Tx desc return in case a transmit
2836  *      of a packet spanned over multiple buffer still in process.
2837  *      In case the Tx queue was in "resource error" condition, where there are
2838  *      no available Tx resources, the function resets the resource error flag.
2839  *
2840  * INPUT:
2841  *      ETH_PORT_INFO   *p_eth_port_ctrl   Ethernet Port Control srtuct.
2842  *      ETH_QUEUE       tx_queue         Number of Tx queue.
2843  *      PKT_INFO        *p_pkt_info       User packet buffer.
2844  *
2845  * OUTPUT:
2846  *      Tx ring 'first' and 'used' indexes are updated.
2847  *
2848  * RETURN:
2849  *      ETH_ERROR in case the routine can not access Tx desc ring.
2850  *      ETH_RETRY in case there is transmission in process.
2851  *      ETH_END_OF_JOB if the routine has nothing to release.
2852  *      ETH_OK otherwise.
2853  *
2854  *******************************************************************************/
2855 static ETH_FUNC_RET_STATUS eth_tx_return_desc (ETH_PORT_INFO *
2856                                                p_eth_port_ctrl,
2857                                                ETH_QUEUE tx_queue,
2858                                                PKT_INFO * p_pkt_info)
2859 {
2860         volatile ETH_TX_DESC *p_tx_desc_used = NULL;
2861         volatile ETH_TX_DESC *p_tx_desc_first = NULL;
2862         unsigned int command_status;
2863
2864
2865         /* Get the Tx Desc ring indexes */
2866         USED_TFD_GET (p_tx_desc_used, tx_queue);
2867         FIRST_TFD_GET (p_tx_desc_first, tx_queue);
2868
2869
2870         /* Sanity check */
2871         if (p_tx_desc_used == NULL)
2872                 return ETH_ERROR;
2873
2874         command_status = p_tx_desc_used->cmd_sts;
2875
2876         /* Still transmitting... */
2877         if (command_status & (ETH_BUFFER_OWNED_BY_DMA)) {
2878                 D_CACHE_FLUSH_LINE ((unsigned int) p_tx_desc_used, 0);
2879                 return ETH_RETRY;
2880         }
2881
2882         /* Stop release. About to overlap the current available Tx descriptor */
2883         if ((p_tx_desc_used == p_tx_desc_first) &&
2884             (p_eth_port_ctrl->tx_resource_err[tx_queue] == false)) {
2885                 D_CACHE_FLUSH_LINE ((unsigned int) p_tx_desc_used, 0);
2886                 return ETH_END_OF_JOB;
2887         }
2888
2889         /* Pass the packet information to the caller */
2890         p_pkt_info->cmd_sts = command_status;
2891         p_pkt_info->return_info = p_tx_desc_used->return_info;
2892         p_tx_desc_used->return_info = 0;
2893
2894         /* Update the next descriptor to release. */
2895         USED_TFD_SET (TX_NEXT_DESC_PTR (p_tx_desc_used, tx_queue), tx_queue);
2896
2897         /* Any Tx return cancels the Tx resource error status */
2898         if (p_eth_port_ctrl->tx_resource_err[tx_queue] == true)
2899                 p_eth_port_ctrl->tx_resource_err[tx_queue] = false;
2900
2901         D_CACHE_FLUSH_LINE ((unsigned int) p_tx_desc_used, 0);
2902
2903         return ETH_OK;
2904
2905 }
2906
2907 /*******************************************************************************
2908  * eth_port_receive - Get received information from Rx ring.
2909  *
2910  * DESCRIPTION:
2911  *      This routine returns the received data to the caller. There is no
2912  *      data copying during routine operation. All information is returned
2913  *      using pointer to packet information struct passed from the caller.
2914  *      If the routine exhausts Rx ring resources then the resource error flag
2915  *      is set.
2916  *
2917  * INPUT:
2918  *      ETH_PORT_INFO   *p_eth_port_ctrl   Ethernet Port Control srtuct.
2919  *      ETH_QUEUE       rx_queue         Number of Rx queue.
2920  *      PKT_INFO        *p_pkt_info       User packet buffer.
2921  *
2922  * OUTPUT:
2923  *      Rx ring current and used indexes are updated.
2924  *
2925  * RETURN:
2926  *      ETH_ERROR in case the routine can not access Rx desc ring.
2927  *      ETH_QUEUE_FULL if Rx ring resources are exhausted.
2928  *      ETH_END_OF_JOB if there is no received data.
2929  *      ETH_OK otherwise.
2930  *
2931  *******************************************************************************/
2932 static ETH_FUNC_RET_STATUS eth_port_receive (ETH_PORT_INFO * p_eth_port_ctrl,
2933                                              ETH_QUEUE rx_queue,
2934                                              PKT_INFO * p_pkt_info)
2935 {
2936         volatile ETH_RX_DESC *p_rx_curr_desc;
2937         volatile ETH_RX_DESC *p_rx_next_curr_desc;
2938         volatile ETH_RX_DESC *p_rx_used_desc;
2939         unsigned int command_status;
2940
2941         /* Do not process Rx ring in case of Rx ring resource error */
2942         if (p_eth_port_ctrl->rx_resource_err[rx_queue] == true) {
2943                 printf ("\nRx Queue is full ...\n");
2944                 return ETH_QUEUE_FULL;
2945         }
2946
2947         /* Get the Rx Desc ring 'curr and 'used' indexes */
2948         CURR_RFD_GET (p_rx_curr_desc, rx_queue);
2949         USED_RFD_GET (p_rx_used_desc, rx_queue);
2950
2951         /* Sanity check */
2952         if (p_rx_curr_desc == NULL)
2953                 return ETH_ERROR;
2954
2955         /* The following parameters are used to save readings from memory */
2956         p_rx_next_curr_desc = RX_NEXT_DESC_PTR (p_rx_curr_desc, rx_queue);
2957         command_status = p_rx_curr_desc->cmd_sts;
2958
2959         /* Nothing to receive... */
2960         if (command_status & (ETH_BUFFER_OWNED_BY_DMA)) {
2961 /*      DP(printf("Rx: command_status: %08x\n", command_status)); */
2962                 D_CACHE_FLUSH_LINE ((unsigned int) p_rx_curr_desc, 0);
2963 /*      DP(printf("\nETH_END_OF_JOB ...\n"));*/
2964                 return ETH_END_OF_JOB;
2965         }
2966
2967         p_pkt_info->byte_cnt = (p_rx_curr_desc->byte_cnt) - RX_BUF_OFFSET;
2968         p_pkt_info->cmd_sts = command_status;
2969         p_pkt_info->buf_ptr = (p_rx_curr_desc->buf_ptr) + RX_BUF_OFFSET;
2970         p_pkt_info->return_info = p_rx_curr_desc->return_info;
2971         p_pkt_info->l4i_chk = p_rx_curr_desc->buf_size; /* IP fragment indicator */
2972
2973         /* Clean the return info field to indicate that the packet has been */
2974         /* moved to the upper layers                                        */
2975         p_rx_curr_desc->return_info = 0;
2976
2977         /* Update 'curr' in data structure */
2978         CURR_RFD_SET (p_rx_next_curr_desc, rx_queue);
2979
2980         /* Rx descriptors resource exhausted. Set the Rx ring resource error flag */
2981         if (p_rx_next_curr_desc == p_rx_used_desc)
2982                 p_eth_port_ctrl->rx_resource_err[rx_queue] = true;
2983
2984         D_CACHE_FLUSH_LINE ((unsigned int) p_rx_curr_desc, 0);
2985         CPU_PIPE_FLUSH;
2986         return ETH_OK;
2987 }
2988
2989 /*******************************************************************************
2990  * eth_rx_return_buff - Returns a Rx buffer back to the Rx ring.
2991  *
2992  * DESCRIPTION:
2993  *      This routine returns a Rx buffer back to the Rx ring. It retrieves the
2994  *      next 'used' descriptor and attached the returned buffer to it.
2995  *      In case the Rx ring was in "resource error" condition, where there are
2996  *      no available Rx resources, the function resets the resource error flag.
2997  *
2998  * INPUT:
2999  *      ETH_PORT_INFO   *p_eth_port_ctrl   Ethernet Port Control srtuct.
3000  *      ETH_QUEUE       rx_queue         Number of Rx queue.
3001  *      PKT_INFO        *p_pkt_info       Information on the returned buffer.
3002  *
3003  * OUTPUT:
3004  *      New available Rx resource in Rx descriptor ring.
3005  *
3006  * RETURN:
3007  *      ETH_ERROR in case the routine can not access Rx desc ring.
3008  *      ETH_OK otherwise.
3009  *
3010  *******************************************************************************/
3011 static ETH_FUNC_RET_STATUS eth_rx_return_buff (ETH_PORT_INFO *
3012                                                p_eth_port_ctrl,
3013                                                ETH_QUEUE rx_queue,
3014                                                PKT_INFO * p_pkt_info)
3015 {
3016         volatile ETH_RX_DESC *p_used_rx_desc;   /* Where to return Rx resource */
3017
3018         /* Get 'used' Rx descriptor */
3019         USED_RFD_GET (p_used_rx_desc, rx_queue);
3020
3021         /* Sanity check */
3022         if (p_used_rx_desc == NULL)
3023                 return ETH_ERROR;
3024
3025         p_used_rx_desc->buf_ptr = p_pkt_info->buf_ptr;
3026         p_used_rx_desc->return_info = p_pkt_info->return_info;
3027         p_used_rx_desc->byte_cnt = p_pkt_info->byte_cnt;
3028         p_used_rx_desc->buf_size = MV64360_RX_BUFFER_SIZE;      /* Reset Buffer size */
3029
3030         /* Flush the write pipe */
3031         CPU_PIPE_FLUSH;
3032
3033         /* Return the descriptor to DMA ownership */
3034         p_used_rx_desc->cmd_sts =
3035                 ETH_BUFFER_OWNED_BY_DMA | ETH_RX_ENABLE_INTERRUPT;
3036
3037         /* Flush descriptor and CPU pipe */
3038         D_CACHE_FLUSH_LINE ((unsigned int) p_used_rx_desc, 0);
3039         CPU_PIPE_FLUSH;
3040
3041         /* Move the used descriptor pointer to the next descriptor */
3042         USED_RFD_SET (RX_NEXT_DESC_PTR (p_used_rx_desc, rx_queue), rx_queue);
3043
3044         /* Any Rx return cancels the Rx resource error status */
3045         if (p_eth_port_ctrl->rx_resource_err[rx_queue] == true)
3046                 p_eth_port_ctrl->rx_resource_err[rx_queue] = false;
3047
3048         return ETH_OK;
3049 }
3050
3051 /*******************************************************************************
3052  * eth_port_set_rx_coal - Sets coalescing interrupt mechanism on RX path
3053  *
3054  * DESCRIPTION:
3055  *      This routine sets the RX coalescing interrupt mechanism parameter.
3056  *      This parameter is a timeout counter, that counts in 64 t_clk
3057  *      chunks ; that when timeout event occurs a maskable interrupt
3058  *      occurs.
3059  *      The parameter is calculated using the tClk of the MV-643xx chip
3060  *      , and the required delay of the interrupt in usec.
3061  *
3062  * INPUT:
3063  *      ETH_PORT eth_port_num      Ethernet port number
3064  *      unsigned int t_clk        t_clk of the MV-643xx chip in HZ units
3065  *      unsigned int delay       Delay in usec
3066  *
3067  * OUTPUT:
3068  *      Interrupt coalescing mechanism value is set in MV-643xx chip.
3069  *
3070  * RETURN:
3071  *      The interrupt coalescing value set in the gigE port.
3072  *
3073  *******************************************************************************/
3074 #if 0                           /* FIXME */
3075 static unsigned int eth_port_set_rx_coal (ETH_PORT eth_port_num,
3076                                           unsigned int t_clk,
3077                                           unsigned int delay)
3078 {
3079         unsigned int coal;
3080
3081         coal = ((t_clk / 1000000) * delay) / 64;
3082         /* Set RX Coalescing mechanism */
3083         MV_REG_WRITE (MV64360_ETH_SDMA_CONFIG_REG (eth_port_num),
3084                       ((coal & 0x3fff) << 8) |
3085                       (MV_REG_READ
3086                        (MV64360_ETH_SDMA_CONFIG_REG (eth_port_num))
3087                        & 0xffc000ff));
3088         return coal;
3089 }
3090
3091 #endif
3092 /*******************************************************************************
3093  * eth_port_set_tx_coal - Sets coalescing interrupt mechanism on TX path
3094  *
3095  * DESCRIPTION:
3096  *      This routine sets the TX coalescing interrupt mechanism parameter.
3097  *      This parameter is a timeout counter, that counts in 64 t_clk
3098  *      chunks ; that when timeout event occurs a maskable interrupt
3099  *      occurs.
3100  *      The parameter is calculated using the t_cLK frequency of the
3101  *      MV-643xx chip and the required delay in the interrupt in uSec
3102  *
3103  * INPUT:
3104  *      ETH_PORT eth_port_num      Ethernet port number
3105  *      unsigned int t_clk        t_clk of the MV-643xx chip in HZ units
3106  *      unsigned int delay       Delay in uSeconds
3107  *
3108  * OUTPUT:
3109  *      Interrupt coalescing mechanism value is set in MV-643xx chip.
3110  *
3111  * RETURN:
3112  *      The interrupt coalescing value set in the gigE port.
3113  *
3114  *******************************************************************************/
3115 #if 0                           /* FIXME */
3116 static unsigned int eth_port_set_tx_coal (ETH_PORT eth_port_num,
3117                                           unsigned int t_clk,
3118                                           unsigned int delay)
3119 {
3120         unsigned int coal;
3121
3122         coal = ((t_clk / 1000000) * delay) / 64;
3123         /* Set TX Coalescing mechanism */
3124         MV_REG_WRITE (MV64360_ETH_TX_FIFO_URGENT_THRESHOLD_REG (eth_port_num),
3125                       coal << 4);
3126         return coal;
3127 }
3128 #endif
3129
3130 /*******************************************************************************
3131  * eth_b_copy - Copy bytes from source to destination
3132  *
3133  * DESCRIPTION:
3134  *       This function supports the eight bytes limitation on Tx buffer size.
3135  *       The routine will zero eight bytes starting from the destination address
3136  *       followed by copying bytes from the source address to the destination.
3137  *
3138  * INPUT:
3139  *       unsigned int src_addr    32 bit source address.
3140  *       unsigned int dst_addr    32 bit destination address.
3141  *       int        byte_count    Number of bytes to copy.
3142  *
3143  * OUTPUT:
3144  *       See description.
3145  *
3146  * RETURN:
3147  *       None.
3148  *
3149  *******************************************************************************/
3150 static void eth_b_copy (unsigned int src_addr, unsigned int dst_addr,
3151                         int byte_count)
3152 {
3153         /* Zero the dst_addr area */
3154         *(unsigned int *) dst_addr = 0x0;
3155
3156         while (byte_count != 0) {
3157                 *(char *) dst_addr = *(char *) src_addr;
3158                 dst_addr++;
3159                 src_addr++;
3160                 byte_count--;
3161         }
3162 }