board/esd/cpci440/cpci440.c

   1 /*
   2  * (C) Copyright 2002
   3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24
  25 #include <common.h>
  26 #include <asm/processor.h>
  27
  28
  29 extern void lxt971_no_sleep(void);
  30
  31
  32 long int fixed_sdram( void );
  33
  34 int board_early_init_f (void)
  35 {
  36         uint reg;
  37
  38         /*--------------------------------------------------------------------
  39          * Setup the external bus controller/chip selects
  40          *-------------------------------------------------------------------*/
  41         mtdcr( ebccfga, xbcfg );
  42         reg = mfdcr( ebccfgd );
  43         mtdcr( ebccfgd, reg | 0x04000000 );     /* Set ATC */
  44
  45         mtebc( pb0ap, 0x92015480 );     /* FLASH/SRAM */
  46         mtebc( pb0cr, 0xFF87A000 ); /* BAS=0xff8 8MB R/W 16-bit */
  47         /* test-only: other regs still missing... */
  48
  49         /*--------------------------------------------------------------------
  50          * Setup the interrupt controller polarities, triggers, etc.
  51          *-------------------------------------------------------------------*/
  52         mtdcr( uic0sr, 0xffffffff );    /* clear all */
  53         mtdcr( uic0er, 0x00000000 );    /* disable all */
  54         mtdcr( uic0cr, 0x00000009 );    /* SMI & UIC1 crit are critical */
  55         mtdcr( uic0pr, 0xfffffe13 );    /* per ref-board manual */
  56         mtdcr( uic0tr, 0x01c00008 );    /* per ref-board manual */
  57         mtdcr( uic0vr, 0x00000001 );    /* int31 highest, base=0x000 */
  58         mtdcr( uic0sr, 0xffffffff );    /* clear all */
  59
  60         mtdcr( uic1sr, 0xffffffff );    /* clear all */
  61         mtdcr( uic1er, 0x00000000 );    /* disable all */
  62         mtdcr( uic1cr, 0x00000000 );    /* all non-critical */
  63         mtdcr( uic1pr, 0xffffe0ff );    /* per ref-board manual */
  64         mtdcr( uic1tr, 0x00ffc000 );    /* per ref-board manual */
  65         mtdcr( uic1vr, 0x00000001 );    /* int31 highest, base=0x000 */
  66         mtdcr( uic1sr, 0xffffffff );    /* clear all */
  67
  68         return 0;
  69 }
  70
  71
  72 int checkboard (void)
  73 {
  74         sys_info_t sysinfo;
  75         get_sys_info(&sysinfo);
  76
  77         printf("Board: esd CPCI-440\n");
  78         printf("\tVCO: %lu MHz\n", sysinfo.freqVCOMhz/1000000);
  79         printf("\tCPU: %lu MHz\n", sysinfo.freqProcessor/1000000);
  80         printf("\tPLB: %lu MHz\n", sysinfo.freqPLB/1000000);
  81         printf("\tOPB: %lu MHz\n", sysinfo.freqOPB/1000000);
  82         printf("\tEPB: %lu MHz\n", sysinfo.freqEPB/1000000);
  83
  84         /*
  85          * Disable sleep mode in LXT971
  86          */
  87         lxt971_no_sleep();
  88
  89         return (0);
  90 }
  91
  92
  93 long int initdram (int board_type)
  94 {
  95         long    dram_size = 0;
  96
  97         dram_size = fixed_sdram();
  98         return dram_size;
  99 }
 100
 101
 102 /*************************************************************************
 103  *  fixed sdram init -- doesn't use serial presence detect.
 104  *
 105  *  Assumes:    64 MB, non-ECC, non-registered
 106  *              PLB @ 133 MHz
 107  *
 108  ************************************************************************/
 109 long int fixed_sdram( void )
 110 {
 111         uint    reg;
 112
 113 #if 1 /* test-only */
 114         /*--------------------------------------------------------------------
 115          * Setup some default
 116          *------------------------------------------------------------------*/
 117         mtsdram( mem_uabba, 0x00000000 );   /* ubba=0 (default)             */
 118         mtsdram( mem_slio,  0x00000000 );   /* rdre=0 wrre=0 rarw=0         */
 119         mtsdram( mem_devopt,0x00000000 );   /* dll=0 ds=0 (normal)          */
 120         mtsdram( mem_wddctr,0x40000000 );   /* wrcp=0 dcd=0                 */
 121         mtsdram( mem_clktr, 0x40000000 );   /* clkp=1 (90 deg wr) dcdt=0    */
 122
 123         /*--------------------------------------------------------------------
 124          * Setup for board-specific specific mem
 125          *------------------------------------------------------------------*/
 126         /*
 127          * Following for CAS Latency = 2.5 @ 133 MHz PLB
 128          */
 129         mtsdram( mem_b0cr, 0x00082001 );/* SDBA=0x000, 64MB, Mode 2, enabled*/
 130         mtsdram( mem_tr0,  0x410a4012 );/* WR=2  WD=1 CL=2.5 PA=3 CP=4 LD=2 */
 131         /* RA=10 RD=3                       */
 132         mtsdram( mem_tr1,  0x8080082f );/* SS=T2 SL=STAGE 3 CD=1 CT=0x02f   */
 133         mtsdram( mem_rtr,  0x08200000 );/* Rate 15.625 ns @ 133 MHz PLB     */
 134         mtsdram( mem_cfg1, 0x00000000 );/* Self-refresh exit, disable PM    */
 135         udelay( 400 );                  /* Delay 200 usecs (min)            */
 136
 137         /*--------------------------------------------------------------------
 138          * Enable the controller, then wait for DCEN to complete
 139          *------------------------------------------------------------------*/
 140         mtsdram( mem_cfg0, 0x86000000 );/* DCEN=1, PMUD=1, 64-bit           */
 141         for(;;)
 142         {
 143                 mfsdram( mem_mcsts, reg );
 144                 if( reg & 0x80000000 )
 145                         break;
 146         }
 147
 148         return( 64 * 1024 * 1024 );      /* 64 MB                           */
 149 #else
 150         return( 32 * 1024 * 1024 );      /* 64 MB                           */
 151 #endif
 152 }