board/dhelectronics/dh_stm32mp1/board.c

   1 // SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause
   2 /*
   3  * Copyright (C) 2018, STMicroelectronics - All Rights Reserved
   4  */
   5
   6 #include <common.h>
   7 #include <adc.h>
   8 #include <asm/arch/stm32.h>
   9 #include <asm/arch/sys_proto.h>
  10 #include <asm/gpio.h>
  11 #include <asm/io.h>
  12 #include <bootm.h>
  13 #include <clk.h>
  14 #include <config.h>
  15 #include <dm.h>
  16 #include <dm/device.h>
  17 #include <dm/uclass.h>
  18 #include <env.h>
  19 #include <env_internal.h>
  20 #include <g_dnl.h>
  21 #include <generic-phy.h>
  22 #include <hang.h>
  23 #include <i2c.h>
  24 #include <i2c_eeprom.h>
  25 #include <init.h>
  26 #include <led.h>
  27 #include <memalign.h>
  28 #include <misc.h>
  29 #include <mtd.h>
  30 #include <mtd_node.h>
  31 #include <netdev.h>
  32 #include <phy.h>
  33 #include <power/regulator.h>
  34 #include <remoteproc.h>
  35 #include <reset.h>
  36 #include <syscon.h>
  37 #include <usb.h>
  38 #include <usb/dwc2_udc.h>
  39 #include <watchdog.h>
  40
  41 /* SYSCFG registers */
  42 #define SYSCFG_BOOTR            0x00
  43 #define SYSCFG_PMCSETR          0x04
  44 #define SYSCFG_IOCTRLSETR       0x18
  45 #define SYSCFG_ICNR             0x1C
  46 #define SYSCFG_CMPCR            0x20
  47 #define SYSCFG_CMPENSETR        0x24
  48 #define SYSCFG_PMCCLRR          0x44
  49
  50 #define SYSCFG_BOOTR_BOOT_MASK          GENMASK(2, 0)
  51 #define SYSCFG_BOOTR_BOOTPD_SHIFT       4
  52
  53 #define SYSCFG_IOCTRLSETR_HSLVEN_TRACE          BIT(0)
  54 #define SYSCFG_IOCTRLSETR_HSLVEN_QUADSPI        BIT(1)
  55 #define SYSCFG_IOCTRLSETR_HSLVEN_ETH            BIT(2)
  56 #define SYSCFG_IOCTRLSETR_HSLVEN_SDMMC          BIT(3)
  57 #define SYSCFG_IOCTRLSETR_HSLVEN_SPI            BIT(4)
  58
  59 #define SYSCFG_CMPCR_SW_CTRL            BIT(1)
  60 #define SYSCFG_CMPCR_READY              BIT(8)
  61
  62 #define SYSCFG_CMPENSETR_MPU_EN         BIT(0)
  63
  64 #define SYSCFG_PMCSETR_ETH_CLK_SEL      BIT(16)
  65 #define SYSCFG_PMCSETR_ETH_REF_CLK_SEL  BIT(17)
  66
  67 #define SYSCFG_PMCSETR_ETH_SELMII       BIT(20)
  68
  69 #define SYSCFG_PMCSETR_ETH_SEL_MASK     GENMASK(23, 21)
  70 #define SYSCFG_PMCSETR_ETH_SEL_GMII_MII 0
  71 #define SYSCFG_PMCSETR_ETH_SEL_RGMII    BIT(21)
  72 #define SYSCFG_PMCSETR_ETH_SEL_RMII     BIT(23)
  73
  74 /*
  75  * Get a global data pointer
  76  */
  77 DECLARE_GLOBAL_DATA_PTR;
  78
  79 int setup_mac_address(void)
  80 {
  81         unsigned char enetaddr[6];
  82         struct udevice *dev;
  83         int off, ret;
  84
  85         ret = eth_env_get_enetaddr("ethaddr", enetaddr);
  86         if (ret)        /* ethaddr is already set */
  87                 return 0;
  88
  89         off = fdt_path_offset(gd->fdt_blob, "eeprom0");
  90         if (off < 0) {
  91                 printf("%s: No eeprom0 path offset\n", __func__);
  92                 return off;
  93         }
  94
  95         ret = uclass_get_device_by_of_offset(UCLASS_I2C_EEPROM, off, &dev);
  96         if (ret) {
  97                 printf("Cannot find EEPROM!\n");
  98                 return ret;
  99         }
 100
 101         ret = i2c_eeprom_read(dev, 0xfa, enetaddr, 0x6);
 102         if (ret) {
 103                 printf("Error reading configuration EEPROM!\n");
 104                 return ret;
 105         }
 106
 107         if (is_valid_ethaddr(enetaddr))
 108                 eth_env_set_enetaddr("ethaddr", enetaddr);
 109
 110         return 0;
 111 }
 112
 113 int checkboard(void)
 114 {
 115         char *mode;
 116         const char *fdt_compat;
 117         int fdt_compat_len;
 118
 119         if (IS_ENABLED(CONFIG_TFABOOT))
 120                 mode = "trusted";
 121         else
 122                 mode = "basic";
 123
 124         printf("Board: stm32mp1 in %s mode", mode);
 125         fdt_compat = fdt_getprop(gd->fdt_blob, 0, "compatible",
 126                                  &fdt_compat_len);
 127         if (fdt_compat && fdt_compat_len)
 128                 printf(" (%s)", fdt_compat);
 129         puts("\n");
 130
 131         return 0;
 132 }
 133
 134 #ifdef CONFIG_BOARD_EARLY_INIT_F
 135 static u8 brdcode __section("data");
 136 static u8 ddr3code __section("data");
 137 static u8 somcode __section("data");
 138
 139 static void board_get_coding_straps(void)
 140 {
 141         struct gpio_desc gpio[4];
 142         ofnode node;
 143         int i, ret;
 144
 145         node = ofnode_path("/config");
 146         if (!ofnode_valid(node)) {
 147                 printf("%s: no /config node?\n", __func__);
 148                 return;
 149         }
 150
 151         brdcode = 0;
 152         ddr3code = 0;
 153         somcode = 0;
 154
 155         ret = gpio_request_list_by_name_nodev(node, "dh,som-coding-gpios",
 156                                               gpio, ARRAY_SIZE(gpio),
 157                                               GPIOD_IS_IN);
 158         for (i = 0; i < ret; i++)
 159                 somcode |= !!dm_gpio_get_value(&(gpio[i])) << i;
 160
 161         ret = gpio_request_list_by_name_nodev(node, "dh,ddr3-coding-gpios",
 162                                               gpio, ARRAY_SIZE(gpio),
 163                                               GPIOD_IS_IN);
 164         for (i = 0; i < ret; i++)
 165                 ddr3code |= !!dm_gpio_get_value(&(gpio[i])) << i;
 166
 167         ret = gpio_request_list_by_name_nodev(node, "dh,board-coding-gpios",
 168                                               gpio, ARRAY_SIZE(gpio),
 169                                               GPIOD_IS_IN);
 170         for (i = 0; i < ret; i++)
 171                 brdcode |= !!dm_gpio_get_value(&(gpio[i])) << i;
 172
 173         printf("Code:  SoM:rev=%d,ddr3=%d Board:rev=%d\n",
 174                 somcode, ddr3code, brdcode);
 175 }
 176
 177 int board_stm32mp1_ddr_config_name_match(struct udevice *dev,
 178                                          const char *name)
 179 {
 180         if (ddr3code == 2 &&
 181             !strcmp(name, "st,ddr3-1066-888-bin-g-1x4gb-533mhz"))
 182                 return 0;
 183
 184         if (ddr3code == 3 &&
 185             !strcmp(name, "st,ddr3-1066-888-bin-g-2x4gb-533mhz"))
 186                 return 0;
 187
 188         return -EINVAL;
 189 }
 190
 191 int board_early_init_f(void)
 192 {
 193         board_get_coding_straps();
 194
 195         return 0;
 196 }
 197
 198 #ifdef CONFIG_SPL_LOAD_FIT
 199 int board_fit_config_name_match(const char *name)
 200 {
 201         char test[20];
 202
 203         snprintf(test, sizeof(test), "somrev%d_boardrev%d", somcode, brdcode);
 204
 205         if (!strcmp(name, test))
 206                 return 0;
 207
 208         return -EINVAL;
 209 }
 210 #endif
 211 #endif
 212
 213 static void board_key_check(void)
 214 {
 215 #if defined(CONFIG_FASTBOOT) || defined(CONFIG_CMD_STM32PROG)
 216         ofnode node;
 217         struct gpio_desc gpio;
 218         enum forced_boot_mode boot_mode = BOOT_NORMAL;
 219
 220         node = ofnode_path("/config");
 221         if (!ofnode_valid(node)) {
 222                 debug("%s: no /config node?\n", __func__);
 223                 return;
 224         }
 225 #ifdef CONFIG_FASTBOOT
 226         if (gpio_request_by_name_nodev(node, "st,fastboot-gpios", 0,
 227                                        &gpio, GPIOD_IS_IN)) {
 228                 debug("%s: could not find a /config/st,fastboot-gpios\n",
 229                       __func__);
 230         } else {
 231                 if (dm_gpio_get_value(&gpio)) {
 232                         puts("Fastboot key pressed, ");
 233                         boot_mode = BOOT_FASTBOOT;
 234                 }
 235
 236                 dm_gpio_free(NULL, &gpio);
 237         }
 238 #endif
 239 #ifdef CONFIG_CMD_STM32PROG
 240         if (gpio_request_by_name_nodev(node, "st,stm32prog-gpios", 0,
 241                                        &gpio, GPIOD_IS_IN)) {
 242                 debug("%s: could not find a /config/st,stm32prog-gpios\n",
 243                       __func__);
 244         } else {
 245                 if (dm_gpio_get_value(&gpio)) {
 246                         puts("STM32Programmer key pressed, ");
 247                         boot_mode = BOOT_STM32PROG;
 248                 }
 249                 dm_gpio_free(NULL, &gpio);
 250         }
 251 #endif
 252
 253         if (boot_mode != BOOT_NORMAL) {
 254                 puts("entering download mode...\n");
 255                 clrsetbits_le32(TAMP_BOOT_CONTEXT,
 256                                 TAMP_BOOT_FORCED_MASK,
 257                                 boot_mode);
 258         }
 259 #endif
 260 }
 261
 262 #if defined(CONFIG_USB_GADGET) && defined(CONFIG_USB_GADGET_DWC2_OTG)
 263
 264 #include <usb/dwc2_udc.h>
 265 int g_dnl_board_usb_cable_connected(void)
 266 {
 267         struct udevice *dwc2_udc_otg;
 268         int ret;
 269
 270         ret = uclass_get_device_by_driver(UCLASS_USB_GADGET_GENERIC,
 271                                           DM_GET_DRIVER(dwc2_udc_otg),
 272                                           &dwc2_udc_otg);
 273         if (!ret)
 274                 debug("dwc2_udc_otg init failed\n");
 275
 276         return dwc2_udc_B_session_valid(dwc2_udc_otg);
 277 }
 278
 279 #define STM32MP1_G_DNL_DFU_PRODUCT_NUM 0xdf11
 280 #define STM32MP1_G_DNL_FASTBOOT_PRODUCT_NUM 0x0afb
 281
 282 int g_dnl_bind_fixup(struct usb_device_descriptor *dev, const char *name)
 283 {
 284         if (!strcmp(name, "usb_dnl_dfu"))
 285                 put_unaligned(STM32MP1_G_DNL_DFU_PRODUCT_NUM, &dev->idProduct);
 286         else if (!strcmp(name, "usb_dnl_fastboot"))
 287                 put_unaligned(STM32MP1_G_DNL_FASTBOOT_PRODUCT_NUM,
 288                               &dev->idProduct);
 289         else
 290                 put_unaligned(CONFIG_USB_GADGET_PRODUCT_NUM, &dev->idProduct);
 291
 292         return 0;
 293 }
 294
 295 #endif /* CONFIG_USB_GADGET */
 296
 297 #ifdef CONFIG_LED
 298 static int get_led(struct udevice **dev, char *led_string)
 299 {
 300         char *led_name;
 301         int ret;
 302
 303         led_name = fdtdec_get_config_string(gd->fdt_blob, led_string);
 304         if (!led_name) {
 305                 pr_debug("%s: could not find %s config string\n",
 306                          __func__, led_string);
 307                 return -ENOENT;
 308         }
 309         ret = led_get_by_label(led_name, dev);
 310         if (ret) {
 311                 debug("%s: get=%d\n", __func__, ret);
 312                 return ret;
 313         }
 314
 315         return 0;
 316 }
 317
 318 static int setup_led(enum led_state_t cmd)
 319 {
 320         struct udevice *dev;
 321         int ret;
 322
 323         ret = get_led(&dev, "u-boot,boot-led");
 324         if (ret)
 325                 return ret;
 326
 327         ret = led_set_state(dev, cmd);
 328         return ret;
 329 }
 330 #endif
 331
 332 static void __maybe_unused led_error_blink(u32 nb_blink)
 333 {
 334 #ifdef CONFIG_LED
 335         int ret;
 336         struct udevice *led;
 337         u32 i;
 338 #endif
 339
 340         if (!nb_blink)
 341                 return;
 342
 343 #ifdef CONFIG_LED
 344         ret = get_led(&led, "u-boot,error-led");
 345         if (!ret) {
 346                 /* make u-boot,error-led blinking */
 347                 /* if U32_MAX and 125ms interval, for 17.02 years */
 348                 for (i = 0; i < 2 * nb_blink; i++) {
 349                         led_set_state(led, LEDST_TOGGLE);
 350                         mdelay(125);
 351                         WATCHDOG_RESET();
 352                 }
 353         }
 354 #endif
 355
 356         /* infinite: the boot process must be stopped */
 357         if (nb_blink == U32_MAX)
 358                 hang();
 359 }
 360
 361 static void sysconf_init(void)
 362 {
 363 #ifndef CONFIG_TFABOOT
 364         u8 *syscfg;
 365 #ifdef CONFIG_DM_REGULATOR
 366         struct udevice *pwr_dev;
 367         struct udevice *pwr_reg;
 368         struct udevice *dev;
 369         int ret;
 370         u32 otp = 0;
 371 #endif
 372         u32 bootr;
 373
 374         syscfg = (u8 *)syscon_get_first_range(STM32MP_SYSCON_SYSCFG);
 375
 376         /* interconnect update : select master using the port 1 */
 377         /* LTDC = AXI_M9 */
 378         /* GPU  = AXI_M8 */
 379         /* today information is hardcoded in U-Boot */
 380         writel(BIT(9), syscfg + SYSCFG_ICNR);
 381
 382         /* disable Pull-Down for boot pin connected to VDD */
 383         bootr = readl(syscfg + SYSCFG_BOOTR);
 384         bootr &= ~(SYSCFG_BOOTR_BOOT_MASK << SYSCFG_BOOTR_BOOTPD_SHIFT);
 385         bootr |= (bootr & SYSCFG_BOOTR_BOOT_MASK) << SYSCFG_BOOTR_BOOTPD_SHIFT;
 386         writel(bootr, syscfg + SYSCFG_BOOTR);
 387
 388 #ifdef CONFIG_DM_REGULATOR
 389         /* High Speed Low Voltage Pad mode Enable for SPI, SDMMC, ETH, QSPI
 390          * and TRACE. Needed above ~50MHz and conditioned by AFMUX selection.
 391          * The customer will have to disable this for low frequencies
 392          * or if AFMUX is selected but the function not used, typically for
 393          * TRACE. Otherwise, impact on power consumption.
 394          *
 395          * WARNING:
 396          *   enabling High Speed mode while VDD>2.7V
 397          *   with the OTP product_below_2v5 (OTP 18, BIT 13)
 398          *   erroneously set to 1 can damage the IC!
 399          *   => U-Boot set the register only if VDD < 2.7V (in DT)
 400          *      but this value need to be consistent with board design
 401          */
 402         ret = uclass_get_device_by_driver(UCLASS_PMIC,
 403                                           DM_GET_DRIVER(stm32mp_pwr_pmic),
 404                                           &pwr_dev);
 405         if (!ret) {
 406                 ret = uclass_get_device_by_driver(UCLASS_MISC,
 407                                                   DM_GET_DRIVER(stm32mp_bsec),
 408                                                   &dev);
 409                 if (ret) {
 410                         pr_err("Can't find stm32mp_bsec driver\n");
 411                         return;
 412                 }
 413
 414                 ret = misc_read(dev, STM32_BSEC_SHADOW(18), &otp, 4);
 415                 if (ret > 0)
 416                         otp = otp & BIT(13);
 417
 418                 /* get VDD = vdd-supply */
 419                 ret = device_get_supply_regulator(pwr_dev, "vdd-supply",
 420                                                   &pwr_reg);
 421
 422                 /* check if VDD is Low Voltage */
 423                 if (!ret) {
 424                         if (regulator_get_value(pwr_reg) < 2700000) {
 425                                 writel(SYSCFG_IOCTRLSETR_HSLVEN_TRACE |
 426                                        SYSCFG_IOCTRLSETR_HSLVEN_QUADSPI |
 427                                        SYSCFG_IOCTRLSETR_HSLVEN_ETH |
 428                                        SYSCFG_IOCTRLSETR_HSLVEN_SDMMC |
 429                                        SYSCFG_IOCTRLSETR_HSLVEN_SPI,
 430                                        syscfg + SYSCFG_IOCTRLSETR);
 431
 432                                 if (!otp)
 433                                         pr_err("product_below_2v5=0: HSLVEN protected by HW\n");
 434                         } else {
 435                                 if (otp)
 436                                         pr_err("product_below_2v5=1: HSLVEN update is destructive, no update as VDD>2.7V\n");
 437                         }
 438                 } else {
 439                         debug("VDD unknown");
 440                 }
 441         }
 442 #endif
 443
 444         /* activate automatic I/O compensation
 445          * warning: need to ensure CSI enabled and ready in clock driver
 446          */
 447         writel(SYSCFG_CMPENSETR_MPU_EN, syscfg + SYSCFG_CMPENSETR);
 448
 449         while (!(readl(syscfg + SYSCFG_CMPCR) & SYSCFG_CMPCR_READY))
 450                 ;
 451         clrbits_le32(syscfg + SYSCFG_CMPCR, SYSCFG_CMPCR_SW_CTRL);
 452 #endif
 453 }
 454
 455 static void board_init_fmc2(void)
 456 {
 457 #define STM32_FMC2_BCR1                 0x0
 458 #define STM32_FMC2_BTR1                 0x4
 459 #define STM32_FMC2_BWTR1                0x104
 460 #define STM32_FMC2_BCR(x)               ((x) * 0x8 + STM32_FMC2_BCR1)
 461 #define STM32_FMC2_BCRx_FMCEN           BIT(31)
 462 #define STM32_FMC2_BCRx_WREN            BIT(12)
 463 #define STM32_FMC2_BCRx_RSVD            BIT(7)
 464 #define STM32_FMC2_BCRx_FACCEN          BIT(6)
 465 #define STM32_FMC2_BCRx_MWID(n)         ((n) << 4)
 466 #define STM32_FMC2_BCRx_MTYP(n)         ((n) << 2)
 467 #define STM32_FMC2_BCRx_MUXEN           BIT(1)
 468 #define STM32_FMC2_BCRx_MBKEN           BIT(0)
 469 #define STM32_FMC2_BTR(x)               ((x) * 0x8 + STM32_FMC2_BTR1)
 470 #define STM32_FMC2_BTRx_DATAHLD(n)      ((n) << 30)
 471 #define STM32_FMC2_BTRx_BUSTURN(n)      ((n) << 16)
 472 #define STM32_FMC2_BTRx_DATAST(n)       ((n) << 8)
 473 #define STM32_FMC2_BTRx_ADDHLD(n)       ((n) << 4)
 474 #define STM32_FMC2_BTRx_ADDSET(n)       ((n) << 0)
 475
 476 #define RCC_MP_AHB6RSTCLRR              0x218
 477 #define RCC_MP_AHB6RSTCLRR_FMCRST       BIT(12)
 478 #define RCC_MP_AHB6ENSETR               0x19c
 479 #define RCC_MP_AHB6ENSETR_FMCEN         BIT(12)
 480
 481         const u32 bcr = STM32_FMC2_BCRx_WREN |STM32_FMC2_BCRx_RSVD |
 482                         STM32_FMC2_BCRx_FACCEN | STM32_FMC2_BCRx_MWID(1) |
 483                         STM32_FMC2_BCRx_MTYP(2) | STM32_FMC2_BCRx_MUXEN |
 484                         STM32_FMC2_BCRx_MBKEN;
 485         const u32 btr = STM32_FMC2_BTRx_DATAHLD(3) |
 486                         STM32_FMC2_BTRx_BUSTURN(2) |
 487                         STM32_FMC2_BTRx_DATAST(0x22) |
 488                         STM32_FMC2_BTRx_ADDHLD(2) |
 489                         STM32_FMC2_BTRx_ADDSET(2);
 490
 491         /* Set up FMC2 bus for KS8851-16MLL and X11 SRAM */
 492         writel(RCC_MP_AHB6RSTCLRR_FMCRST, STM32_RCC_BASE + RCC_MP_AHB6RSTCLRR);
 493         writel(RCC_MP_AHB6ENSETR_FMCEN, STM32_RCC_BASE + RCC_MP_AHB6ENSETR);
 494
 495         /* KS8851-16MLL -- Muxed mode */
 496         writel(bcr, STM32_FMC2_BASE + STM32_FMC2_BCR(1));
 497         writel(btr, STM32_FMC2_BASE + STM32_FMC2_BTR(1));
 498         /* AS7C34098 SRAM on X11 -- Muxed mode */
 499         writel(bcr, STM32_FMC2_BASE + STM32_FMC2_BCR(3));
 500         writel(btr, STM32_FMC2_BASE + STM32_FMC2_BTR(3));
 501
 502         setbits_le32(STM32_FMC2_BASE + STM32_FMC2_BCR1, STM32_FMC2_BCRx_FMCEN);
 503 }
 504
 505 /* board dependent setup after realloc */
 506 int board_init(void)
 507 {
 508         struct udevice *dev;
 509
 510         /* address of boot parameters */
 511         gd->bd->bi_boot_params = STM32_DDR_BASE + 0x100;
 512
 513         /* probe all PINCTRL for hog */
 514         for (uclass_first_device(UCLASS_PINCTRL, &dev);
 515              dev;
 516              uclass_next_device(&dev)) {
 517                 pr_debug("probe pincontrol = %s\n", dev->name);
 518         }
 519
 520         board_key_check();
 521
 522 #ifdef CONFIG_DM_REGULATOR
 523         regulators_enable_boot_on(_DEBUG);
 524 #endif
 525
 526         sysconf_init();
 527
 528         board_init_fmc2();
 529
 530         if (CONFIG_IS_ENABLED(LED))
 531                 led_default_state();
 532
 533         return 0;
 534 }
 535
 536 int board_late_init(void)
 537 {
 538         char *boot_device;
 539 #ifdef CONFIG_ENV_VARS_UBOOT_RUNTIME_CONFIG
 540         const void *fdt_compat;
 541         int fdt_compat_len;
 542
 543         fdt_compat = fdt_getprop(gd->fdt_blob, 0, "compatible",
 544                                  &fdt_compat_len);
 545         if (fdt_compat && fdt_compat_len) {
 546                 if (strncmp(fdt_compat, "st,", 3) != 0)
 547                         env_set("board_name", fdt_compat);
 548                 else
 549                         env_set("board_name", fdt_compat + 3);
 550         }
 551 #endif
 552
 553         /* Check the boot-source to disable bootdelay */
 554         boot_device = env_get("boot_device");
 555         if (!strcmp(boot_device, "serial") || !strcmp(boot_device, "usb"))
 556                 env_set("bootdelay", "0");
 557
 558 #ifdef CONFIG_BOARD_EARLY_INIT_F
 559         env_set_ulong("dh_som_rev", somcode);
 560         env_set_ulong("dh_board_rev", brdcode);
 561         env_set_ulong("dh_ddr3_code", ddr3code);
 562 #endif
 563
 564         return 0;
 565 }
 566
 567 void board_quiesce_devices(void)
 568 {
 569 #ifdef CONFIG_LED
 570         setup_led(LEDST_OFF);
 571 #endif
 572 }
 573
 574 /* eth init function : weak called in eqos driver */
 575 int board_interface_eth_init(struct udevice *dev,
 576                              phy_interface_t interface_type)
 577 {
 578         u8 *syscfg;
 579         u32 value;
 580         bool eth_clk_sel_reg = false;
 581         bool eth_ref_clk_sel_reg = false;
 582
 583         /* Gigabit Ethernet 125MHz clock selection. */
 584         eth_clk_sel_reg = dev_read_bool(dev, "st,eth_clk_sel");
 585
 586         /* Ethernet 50Mhz RMII clock selection */
 587         eth_ref_clk_sel_reg =
 588                 dev_read_bool(dev, "st,eth_ref_clk_sel");
 589
 590         syscfg = (u8 *)syscon_get_first_range(STM32MP_SYSCON_SYSCFG);
 591
 592         if (!syscfg)
 593                 return -ENODEV;
 594
 595         switch (interface_type) {
 596         case PHY_INTERFACE_MODE_MII:
 597                 value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII |
 598                         SYSCFG_PMCSETR_ETH_REF_CLK_SEL;
 599                 debug("%s: PHY_INTERFACE_MODE_MII\n", __func__);
 600                 break;
 601         case PHY_INTERFACE_MODE_GMII:
 602                 if (eth_clk_sel_reg)
 603                         value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII |
 604                                 SYSCFG_PMCSETR_ETH_CLK_SEL;
 605                 else
 606                         value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII;
 607                 debug("%s: PHY_INTERFACE_MODE_GMII\n", __func__);
 608                 break;
 609         case PHY_INTERFACE_MODE_RMII:
 610                 if (eth_ref_clk_sel_reg)
 611                         value = SYSCFG_PMCSETR_ETH_SEL_RMII |
 612                                 SYSCFG_PMCSETR_ETH_REF_CLK_SEL;
 613                 else
 614                         value = SYSCFG_PMCSETR_ETH_SEL_RMII;
 615                 debug("%s: PHY_INTERFACE_MODE_RMII\n", __func__);
 616                 break;
 617         case PHY_INTERFACE_MODE_RGMII:
 618         case PHY_INTERFACE_MODE_RGMII_ID:
 619         case PHY_INTERFACE_MODE_RGMII_RXID:
 620         case PHY_INTERFACE_MODE_RGMII_TXID:
 621                 if (eth_clk_sel_reg)
 622                         value = SYSCFG_PMCSETR_ETH_SEL_RGMII |
 623                                 SYSCFG_PMCSETR_ETH_CLK_SEL;
 624                 else
 625                         value = SYSCFG_PMCSETR_ETH_SEL_RGMII;
 626                 debug("%s: PHY_INTERFACE_MODE_RGMII\n", __func__);
 627                 break;
 628         default:
 629                 debug("%s: Do not manage %d interface\n",
 630                       __func__, interface_type);
 631                 /* Do not manage others interfaces */
 632                 return -EINVAL;
 633         }
 634
 635         /* clear and set ETH configuration bits */
 636         writel(SYSCFG_PMCSETR_ETH_SEL_MASK | SYSCFG_PMCSETR_ETH_SELMII |
 637                SYSCFG_PMCSETR_ETH_REF_CLK_SEL | SYSCFG_PMCSETR_ETH_CLK_SEL,
 638                syscfg + SYSCFG_PMCCLRR);
 639         writel(value, syscfg + SYSCFG_PMCSETR);
 640
 641         return 0;
 642 }
 643
 644 enum env_location env_get_location(enum env_operation op, int prio)
 645 {
 646         if (prio)
 647                 return ENVL_UNKNOWN;
 648
 649 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
 650         return ENVL_SPI_FLASH;
 651 #else
 652         return ENVL_NOWHERE;
 653 #endif
 654 }
 655
 656 #if defined(CONFIG_OF_BOARD_SETUP)
 657 int ft_board_setup(void *blob, bd_t *bd)
 658 {
 659         return 0;
 660 }
 661 #endif
 662
 663 static void board_copro_image_process(ulong fw_image, size_t fw_size)
 664 {
 665         int ret, id = 0; /* Copro id fixed to 0 as only one coproc on mp1 */
 666
 667         if (!rproc_is_initialized())
 668                 if (rproc_init()) {
 669                         printf("Remote Processor %d initialization failed\n",
 670                                id);
 671                         return;
 672                 }
 673
 674         ret = rproc_load(id, fw_image, fw_size);
 675         printf("Load Remote Processor %d with data@addr=0x%08lx %u bytes:%s\n",
 676                id, fw_image, fw_size, ret ? " Failed!" : " Success!");
 677
 678         if (!ret) {
 679                 rproc_start(id);
 680                 env_set("copro_state", "booted");
 681         }
 682 }
 683
 684 U_BOOT_FIT_LOADABLE_HANDLER(IH_TYPE_COPRO, board_copro_image_process);