board/cadence/xtfpga/xtfpga.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007 - 2013 Tensilica Inc.
   4  * (C) Copyright 2014 - 2016 Cadence Design Systems Inc.
   5  */
   6
   7 #include <common.h>
   8 #include <command.h>
   9 #include <dm.h>
  10 #include <init.h>
  11 #include <dm/platform_data/net_ethoc.h>
  12 #include <env.h>
  13 #include <linux/ctype.h>
  14 #include <linux/string.h>
  15 #include <linux/stringify.h>
  16 #include <asm/global_data.h>
  17
  18 DECLARE_GLOBAL_DATA_PTR;
  19
  20 /*
  21  * Check board idendity.
  22  * (Print information about the board to stdout.)
  23  */
  24
  25
  26 #if defined(CONFIG_XTFPGA_LX60)
  27 const char *board = "XT_AV60";
  28 const char *description = "Avnet Xilinx LX60 FPGA Evaluation Board / ";
  29 #elif defined(CONFIG_XTFPGA_LX110)
  30 const char *board = "XT_AV110";
  31 const char *description = "Avnet Xilinx Virtex-5 LX110 Evaluation Kit / ";
  32 #elif defined(CONFIG_XTFPGA_LX200)
  33 const char *board = "XT_AV200";
  34 const char *description = "Avnet Xilinx Virtex-4 LX200 Evaluation Kit / ";
  35 #elif defined(CONFIG_XTFPGA_ML605)
  36 const char *board = "XT_ML605";
  37 const char *description = "Xilinx Virtex-6 FPGA ML605 Evaluation Kit / ";
  38 #elif defined(CONFIG_XTFPGA_KC705)
  39 const char *board = "XT_KC705";
  40 const char *description = "Xilinx Kintex-7 FPGA KC705 Evaluation Kit / ";
  41 #else
  42 const char *board = "<unknown>";
  43 const char *description = "";
  44 #endif
  45
  46 int checkboard(void)
  47 {
  48         printf("Board: %s: %sTensilica bitstream\n", board, description);
  49         return 0;
  50 }
  51
  52 int dram_init_banksize(void)
  53 {
  54         gd->bd->bi_memstart = PHYSADDR(CONFIG_SYS_SDRAM_BASE);
  55         gd->bd->bi_memsize = CONFIG_SYS_SDRAM_SIZE;
  56
  57         return 0;
  58 }
  59
  60 int board_postclk_init(void)
  61 {
  62         /*
  63          * Obtain CPU clock frequency from board and cache in global
  64          * data structure (Hz). Return 0 on success (OK to continue),
  65          * else non-zero (hang).
  66          */
  67
  68 #ifdef CONFIG_SYS_FPGAREG_FREQ
  69         gd->cpu_clk = (*(volatile unsigned long *)CONFIG_SYS_FPGAREG_FREQ);
  70 #else
  71         /* early Tensilica bitstreams lack this reg, but most run at 50 MHz */
  72         gd->cpu_clk = 50000000UL;
  73 #endif
  74         return 0;
  75 }
  76
  77 /*
  78  *  Miscellaneous late initializations.
  79  *  The environment has been set up, so we can set the Ethernet address.
  80  */
  81
  82 int misc_init_r(void)
  83 {
  84 #ifdef CONFIG_CMD_NET
  85         /*
  86          * Initialize ethernet environment variables and board info.
  87          * Default MAC address comes from CONFIG_ETHADDR + DIP switches 1-6.
  88          */
  89
  90         char *s = env_get("ethaddr");
  91         if (s == 0) {
  92                 unsigned int x;
  93                 char s[] = __stringify(CONFIG_ETHBASE);
  94                 x = (*(volatile u32 *)CONFIG_SYS_FPGAREG_DIPSW)
  95                         & FPGAREG_MAC_MASK;
  96                 sprintf(&s[15], "%02x", x);
  97                 env_set("ethaddr", s);
  98         }
  99 #endif /* CONFIG_CMD_NET */
 100
 101         return 0;
 102 }
 103
 104 U_BOOT_DEVICE(sysreset) = {
 105         .name = "xtfpga_sysreset",
 106 };
 107
 108 static struct ethoc_eth_pdata ethoc_pdata = {
 109         .eth_pdata = {
 110                 .iobase = CONFIG_SYS_ETHOC_BASE,
 111         },
 112         .packet_base = CONFIG_SYS_ETHOC_BUFFER_ADDR,
 113 };
 114
 115 U_BOOT_DEVICE(ethoc) = {
 116         .name = "ethoc",
 117         .platdata = &ethoc_pdata,
 118 };