board_f: Drop setup_dram_config() wrapper
[oweals/u-boot.git] / board / armltd / vexpress / vexpress_common.c
1 /*
2  * (C) Copyright 2002
3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
4  * Marius Groeger <mgroeger@sysgo.de>
5  *
6  * (C) Copyright 2002
7  * David Mueller, ELSOFT AG, <d.mueller@elsoft.ch>
8  *
9  * (C) Copyright 2003
10  * Texas Instruments, <www.ti.com>
11  * Kshitij Gupta <Kshitij@ti.com>
12  *
13  * (C) Copyright 2004
14  * ARM Ltd.
15  * Philippe Robin, <philippe.robin@arm.com>
16  *
17  * SPDX-License-Identifier:     GPL-2.0+
18  */
19 #include <common.h>
20 #include <malloc.h>
21 #include <errno.h>
22 #include <netdev.h>
23 #include <asm/io.h>
24 #include <asm/arch/systimer.h>
25 #include <asm/arch/sysctrl.h>
26 #include <asm/arch/wdt.h>
27 #include "../drivers/mmc/arm_pl180_mmci.h"
28
29 static struct systimer *systimer_base = (struct systimer *)V2M_TIMER01;
30 static struct sysctrl *sysctrl_base = (struct sysctrl *)SCTL_BASE;
31
32 static void flash__init(void);
33 static void vexpress_timer_init(void);
34 DECLARE_GLOBAL_DATA_PTR;
35
36 #if defined(CONFIG_SHOW_BOOT_PROGRESS)
37 void show_boot_progress(int progress)
38 {
39         printf("Boot reached stage %d\n", progress);
40 }
41 #endif
42
43 static inline void delay(ulong loops)
44 {
45         __asm__ volatile ("1:\n"
46                 "subs %0, %1, #1\n"
47                 "bne 1b" : "=r" (loops) : "0" (loops));
48 }
49
50 int board_init(void)
51 {
52         gd->bd->bi_boot_params = LINUX_BOOT_PARAM_ADDR;
53         gd->bd->bi_arch_number = MACH_TYPE_VEXPRESS;
54         gd->flags = 0;
55
56         icache_enable();
57         flash__init();
58         vexpress_timer_init();
59
60         return 0;
61 }
62
63 int board_eth_init(bd_t *bis)
64 {
65         int rc = 0;
66 #ifdef CONFIG_SMC911X
67         rc = smc911x_initialize(0, CONFIG_SMC911X_BASE);
68 #endif
69         return rc;
70 }
71
72 int cpu_mmc_init(bd_t *bis)
73 {
74         int rc = 0;
75         (void) bis;
76 #ifdef CONFIG_ARM_PL180_MMCI
77         struct pl180_mmc_host *host;
78
79         host = malloc(sizeof(struct pl180_mmc_host));
80         if (!host)
81                 return -ENOMEM;
82         memset(host, 0, sizeof(*host));
83
84         strcpy(host->name, "MMC");
85         host->base = (struct sdi_registers *)CONFIG_ARM_PL180_MMCI_BASE;
86         host->pwr_init = INIT_PWR;
87         host->clkdiv_init = SDI_CLKCR_CLKDIV_INIT_V1 | SDI_CLKCR_CLKEN;
88         host->voltages = VOLTAGE_WINDOW_MMC;
89         host->caps = 0;
90         host->clock_in = ARM_MCLK;
91         host->clock_min = ARM_MCLK / (2 * (SDI_CLKCR_CLKDIV_INIT_V1 + 1));
92         host->clock_max = CONFIG_ARM_PL180_MMCI_CLOCK_FREQ;
93         rc = arm_pl180_mmci_init(host);
94 #endif
95         return rc;
96 }
97
98 static void flash__init(void)
99 {
100         /* Setup the sytem control register to allow writing to flash */
101         writel(readl(&sysctrl_base->scflashctrl) | VEXPRESS_FLASHPROG_FLVPPEN,
102                &sysctrl_base->scflashctrl);
103 }
104
105 int dram_init(void)
106 {
107         gd->ram_size =
108                 get_ram_size((long *)CONFIG_SYS_SDRAM_BASE, PHYS_SDRAM_1_SIZE);
109         return 0;
110 }
111
112 int dram_init_banksize(void)
113 {
114         gd->bd->bi_dram[0].start = PHYS_SDRAM_1;
115         gd->bd->bi_dram[0].size =
116                         get_ram_size((long *)PHYS_SDRAM_1, PHYS_SDRAM_1_SIZE);
117         gd->bd->bi_dram[1].start = PHYS_SDRAM_2;
118         gd->bd->bi_dram[1].size =
119                         get_ram_size((long *)PHYS_SDRAM_2, PHYS_SDRAM_2_SIZE);
120
121         return 0;
122 }
123
124 /*
125  * Start timer:
126  *    Setup a 32 bit timer, running at 1KHz
127  *    Versatile Express Motherboard provides 1 MHz timer
128  */
129 static void vexpress_timer_init(void)
130 {
131         /*
132          * Set clock frequency in system controller:
133          *   VEXPRESS_REFCLK is 32KHz
134          *   VEXPRESS_TIMCLK is 1MHz
135          */
136         writel(SP810_TIMER0_ENSEL | SP810_TIMER1_ENSEL |
137                SP810_TIMER2_ENSEL | SP810_TIMER3_ENSEL |
138                readl(&sysctrl_base->scctrl), &sysctrl_base->scctrl);
139
140         /*
141          * Set Timer0 to be:
142          *   Enabled, free running, no interrupt, 32-bit, wrapping
143          */
144         writel(SYSTIMER_RELOAD, &systimer_base->timer0load);
145         writel(SYSTIMER_RELOAD, &systimer_base->timer0value);
146         writel(SYSTIMER_EN | SYSTIMER_32BIT |
147                readl(&systimer_base->timer0control),
148                &systimer_base->timer0control);
149 }
150
151 int v2m_cfg_write(u32 devfn, u32 data)
152 {
153         /* Configuration interface broken? */
154         u32 val;
155
156         devfn |= SYS_CFG_START | SYS_CFG_WRITE;
157
158         val = readl(V2M_SYS_CFGSTAT);
159         writel(val & ~SYS_CFG_COMPLETE, V2M_SYS_CFGSTAT);
160
161         writel(data, V2M_SYS_CFGDATA);
162         writel(devfn, V2M_SYS_CFGCTRL);
163
164         do {
165                 val = readl(V2M_SYS_CFGSTAT);
166         } while (val == 0);
167
168         return !!(val & SYS_CFG_ERR);
169 }
170
171 /* Use the ARM Watchdog System to cause reset */
172 void reset_cpu(ulong addr)
173 {
174         if (v2m_cfg_write(SYS_CFG_REBOOT | SYS_CFG_SITE_MB, 0))
175                 printf("Unable to reboot\n");
176 }
177
178 void lowlevel_init(void)
179 {
180 }
181
182 ulong get_board_rev(void){
183         return readl((u32 *)SYS_ID);
184 }
185
186 #ifdef CONFIG_ARMV7_NONSEC
187 /* Setting the address at which secondary cores start from.
188  * Versatile Express uses one address for all cores, so ignore corenr
189  */
190 void smp_set_core_boot_addr(unsigned long addr, int corenr)
191 {
192         /* The SYSFLAGS register on VExpress needs to be cleared first
193          * by writing to the next address, since any writes to the address
194          * at offset 0 will only be ORed in
195          */
196         writel(~0, CONFIG_SYSFLAGS_ADDR + 4);
197         writel(addr, CONFIG_SYSFLAGS_ADDR);
198 }
199 #endif