board/amcc/sequoia/cmd_sequoia.c

   1 /*
   2  * (C) Copyright 2007
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  *
  23  */
  24
  25 #include <common.h>
  26 #include <command.h>
  27 #include <i2c.h>
  28 #include <asm/io.h>
  29
  30 /*
  31  * There are 2 versions of production Sequoia & Rainier platforms.
  32  * The primary difference is the reference clock. Those with
  33  * 33333333 reference clocks will also have 667MHz rated
  34  * processors. Not enough differences to have unique clock
  35  * settings.
  36  *
  37  * NOR and NAND boot options change bytes 6, 7, 8, 9, 11. The
  38  * values are independent of the rest of the clock settings.
  39  *
  40  * All Sequoias & Rainiers select from two possible EEPROMs in Boot
  41  * Config F. One for 33MHz PCI, one for 66MHz PCI. The following
  42  * values are for the 33MHz PCI configuration. Byte 5 (0 base) is
  43  * the only  value affected for a 66MHz PCI and simply needs a +0x10.
  44  */
  45
  46 #define NAND_COMPATIBLE 0x01
  47 #define NOR_COMPATIBLE  0x02
  48
  49 /* check with Stefan on CFG_I2C_EEPROM_ADDR */
  50 #define I2C_EEPROM_ADDR 0x52
  51
  52 static char *config_labels[] = {
  53         "CPU: 333 PLB: 133 OPB: 66 EBC: 66",
  54         "CPU: 333 PLB: 166 OPB: 83 EBC: 55",
  55         "CPU: 400 PLB: 133 OPB: 66 EBC: 66",
  56         "CPU: 400 PLB: 160 OPB: 80 EBC: 53",
  57         "CPU: 416 PLB: 166 OPB: 83 EBC: 55",
  58         "CPU: 500 PLB: 166 OPB: 83 EBC: 55",
  59         "CPU: 533 PLB: 133 OPB: 66 EBC: 66",
  60         "CPU: 667 PLB: 166 OPB: 83 EBC: 55",
  61         NULL
  62 };
  63
  64 static u8 boot_configs[][17] = {
  65         {
  66                 (NOR_COMPATIBLE),
  67                 0x84, 0x70, 0xa2, 0xa6, 0x05, 0x57, 0xa0, 0x10, 0x40,
  68                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
  69         },
  70         {
  71                 (NAND_COMPATIBLE | NOR_COMPATIBLE),
  72                 0xc7, 0x78, 0xf3, 0x4e, 0x05, 0xd7, 0xa0, 0x30, 0x40,
  73                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
  74         },
  75         {
  76                 (NOR_COMPATIBLE),
  77                 0x86, 0x78, 0xc2, 0xc6, 0x05, 0x57, 0xa0, 0x30, 0x40,
  78                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
  79         },
  80         {
  81                 (NOR_COMPATIBLE),
  82                 0x86, 0x78, 0xc2, 0xa6, 0x05, 0xd7, 0xa0, 0x10, 0x40,
  83                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
  84         },
  85         {
  86                 (NAND_COMPATIBLE | NOR_COMPATIBLE),
  87                 0xc6, 0x78, 0x52, 0xa6, 0x05, 0xd7, 0xa0, 0x10, 0x40,
  88                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
  89         },
  90         {
  91                 (NAND_COMPATIBLE | NOR_COMPATIBLE),
  92                 0xc7, 0x78, 0x52, 0xc6, 0x05, 0xd7, 0xa0, 0x30, 0x40,
  93                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
  94         },
  95         {
  96                 (NOR_COMPATIBLE),
  97                 0x87, 0x78, 0x82, 0x52, 0x09, 0x57, 0xa0, 0x30, 0x40,
  98                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
  99         },
 100         {
 101                 (NAND_COMPATIBLE | NOR_COMPATIBLE),
 102                 0x87, 0x78, 0xa2, 0x52, 0x09, 0xd7, 0xa0, 0x30, 0x40,
 103                 0x08, 0x23, 0x50, 0x0d, 0x05, 0x00, 0x00
 104         },
 105         {
 106                 0,
 107                 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
 108         }
 109 };
 110
 111 /*
 112  * Bytes 6,8,9,11 change for NAND boot
 113  */
 114 static u8 nand_boot[] = {
 115         0xd0,  0xa0, 0x68, 0x58
 116 };
 117
 118 static int do_bootstrap(cmd_tbl_t *cmdtp, int flag, int argc, char *argv[])
 119 {
 120         u8 *buf, bNAND;
 121         int x, y, nbytes, selcfg;
 122         extern char console_buffer[];
 123
 124         if (argc < 2) {
 125                 printf("Usage:\n%s\n", cmdtp->usage);
 126                 return 1;
 127         }
 128
 129         if ((strcmp(argv[1], "nor") != 0) &&
 130             (strcmp(argv[1], "nand") != 0)) {
 131                 printf("Unsupported boot-device - only nor|nand support\n");
 132                 return 1;
 133         }
 134
 135         /* set the nand flag based on provided input */
 136         if ((strcmp(argv[1], "nand") == 0))
 137                 bNAND = 1;
 138         else
 139                 bNAND = 0;
 140
 141         printf("Available configurations: \n\n");
 142
 143         if (bNAND) {
 144                 for(x = 0, y = 0; boot_configs[x][0] != 0; x++) {
 145                         /* filter on nand compatible */
 146                         if (boot_configs[x][0] & NAND_COMPATIBLE) {
 147                                 printf(" %d - %s\n", (y+1), config_labels[x]);
 148                                 y++;
 149                         }
 150                 }
 151         } else {
 152                 for(x = 0, y = 0; boot_configs[x][0] != 0; x++) {
 153                         /* filter on nor compatible */
 154                         if (boot_configs[x][0] & NOR_COMPATIBLE) {
 155                                 printf(" %d - %s\n", (y+1), config_labels[x]);
 156                                 y++;
 157                         }
 158                 }
 159         }
 160
 161         do {
 162                 nbytes = readline(" Selection [1-x / quit]: ");
 163
 164                 if (nbytes) {
 165                         if (strcmp(console_buffer, "quit") == 0)
 166                                 return 0;
 167                         selcfg = simple_strtol(console_buffer, NULL, 10);
 168                         if ((selcfg < 1) || (selcfg > y))
 169                                 nbytes = 0;
 170                 }
 171         } while (nbytes == 0);
 172
 173
 174         y = (selcfg - 1);
 175
 176         for (x = 0; boot_configs[x][0] != 0; x++) {
 177                 if (bNAND) {
 178                         if (boot_configs[x][0] & NAND_COMPATIBLE) {
 179                                 if (y > 0)
 180                                         y--;
 181                                 else if (y < 1)
 182                                         break;
 183                         }
 184                 } else {
 185                         if (boot_configs[x][0] & NOR_COMPATIBLE) {
 186                                 if (y > 0)
 187                                         y--;
 188                                 else if (y < 1)
 189                                         break;
 190                         }
 191                 }
 192         }
 193
 194         buf = &boot_configs[x][1];
 195
 196         if (bNAND) {
 197                 buf[6] = nand_boot[0];
 198                 buf[8] = nand_boot[1];
 199                 buf[9] = nand_boot[2];
 200                 buf[11] = nand_boot[3];
 201         }
 202
 203         /* check CPLD register +5 for PCI 66MHz flag */
 204         if ((in_8((void *)(CFG_BCSR_BASE + 5)) & CFG_BCSR5_PCI66EN) == 0)
 205                 /*
 206                  * PLB-to-PCI divisor = 3 for 33MHz sync PCI
 207                  * instead of 2 for 66MHz systems
 208                  */
 209                 buf[5] |= 0x08;
 210
 211         if (i2c_write(I2C_EEPROM_ADDR, 0, 1, buf, 16) != 0)
 212                 printf("Error writing to EEPROM at address 0x%x\n", I2C_EEPROM_ADDR);
 213         udelay(CFG_EEPROM_PAGE_WRITE_DELAY_MS * 1000);
 214
 215         printf("Done\n");
 216         printf("Please power-cycle the board for the changes to take effect\n");
 217
 218         return 0;
 219 }
 220
 221 U_BOOT_CMD(
 222         bootstrap,      2,      0,      do_bootstrap,
 223         "bootstrap - program the I2C bootstrap EEPROM\n",
 224         "<nand|nor> - strap to boot from NAND or NOR flash\n"
 225         );