board/MAI/AmigaOneG3SE/enet.c

   1 /*
   2  * (C) Copyright 2002
   3  * Adam Kowalczyk, ACK Software Controls Inc. akowalczyk@cogeco.ca
   4  *
   5  * Some portions taken from 3c59x.c Written 1996-1999 by Donald Becker.
   6  *
   7  * Outline of the program based on eepro100.c which is
   8  *
   9  * (C) Copyright 2002
  10  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
  11  *
  12  * This program is free software; you can redistribute it and/or
  13  * modify it under the terms of the GNU General Public License as
  14  * published by the Free Software Foundation; either version 2 of
  15  * the License, or (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  25  * MA 02111-1307 USA
  26  */
  27
  28 #include <common.h>
  29 #include <malloc.h>
  30 #include <net.h>
  31 #include <asm/io.h>
  32 #include <pci.h>
  33
  34 #include "articiaS.h"
  35 #include "memio.h"
  36
  37 /* 3Com Ethernet PCI definitions*/
  38
  39 // #define PCI_VENDOR_ID_3COM           0x10B7
  40 #define PCI_DEVICE_ID_3COM_3C905C       0x9200
  41
  42 /* 3Com Commands, top 5 bits are command and bottom 11 bits are parameters */
  43
  44 #define TotalReset              (0<<11)
  45 #define SelectWindow            (1<<11)
  46 #define StartCoax               (2<<11)
  47 #define RxDisable               (3<<11)
  48 #define RxEnable                (4<<11)
  49 #define RxReset                 (5<<11)
  50 #define UpStall                 (6<<11)
  51 #define UpUnstall               (6<<11)+1
  52 #define DownStall               (6<<11)+2
  53 #define DownUnstall             (6<<11)+3
  54 #define RxDiscard               (8<<11)
  55 #define TxEnable                (9<<11)
  56 #define TxDisable               (10<<11)
  57 #define TxReset                 (11<<11)
  58 #define FakeIntr                (12<<11)
  59 #define AckIntr                 (13<<11)
  60 #define SetIntrEnb              (14<<11)
  61 #define SetStatusEnb            (15<<11)
  62 #define SetRxFilter             (16<<11)
  63 #define SetRxThreshold          (17<<11)
  64 #define SetTxThreshold          (18<<11)
  65 #define SetTxStart              (19<<11)
  66 #define StartDMAUp              (20<<11)
  67 #define StartDMADown            (20<<11)+1
  68 #define StatsEnable             (21<<11)
  69 #define StatsDisable            (22<<11)
  70 #define StopCoax                (23<<11)
  71 #define SetFilterBit            (25<<11)
  72
  73 /* The SetRxFilter command accepts the following classes */
  74
  75 #define RxStation               1
  76 #define RxMulticast             2
  77 #define RxBroadcast             4
  78 #define RxProm                  8
  79
  80 /* 3Com status word defnitions */
  81
  82 #define IntLatch                0x0001
  83 #define HostError               0x0002
  84 #define TxComplete              0x0004
  85 #define TxAvailable             0x0008
  86 #define RxComplete              0x0010
  87 #define RxEarly                 0x0020
  88 #define IntReq                  0x0040
  89 #define StatsFull               0x0080
  90 #define DMADone                 (1<<8)
  91 #define DownComplete            (1<<9)
  92 #define UpComplete              (1<<10)
  93 #define DMAInProgress           (1<<11)                 /* DMA controller is still busy.*/
  94 #define CmdInProgress           (1<<12)                 /* EL3_CMD is still busy.*/
  95
  96 /* Polling Registers */
  97
  98 #define DnPoll                  0x2d
  99 #define UpPoll                  0x3d
 100
 101 /* Register window 0 offets */
 102
 103 #define Wn0EepromCmd            10                      /* Window 0: EEPROM command register. */
 104 #define Wn0EepromData           12                      /* Window 0: EEPROM results register. */
 105 #define IntrStatus              0x0E                    /* Valid in all windows. */
 106
 107 /* Register window 0 EEPROM bits */
 108
 109 #define EEPROM_Read             0x80
 110 #define EEPROM_WRITE            0x40
 111 #define EEPROM_ERASE            0xC0
 112 #define EEPROM_EWENB            0x30                    /* Enable erasing/writing for 10 msec. */
 113 #define EEPROM_EWDIS            0x00                    /* Disable EWENB before 10 msec timeout. */
 114
 115 /* EEPROM locations. */
 116
 117 #define PhysAddr01              0
 118 #define PhysAddr23              1
 119 #define PhysAddr45              2
 120 #define ModelID                 3
 121 #define EtherLink3ID            7
 122 #define IFXcvrIO                8
 123 #define IRQLine                 9
 124 #define NodeAddr01              10
 125 #define NodeAddr23              11
 126 #define NodeAddr45              12
 127 #define DriverTune              13
 128 #define Checksum                15
 129
 130 /* Register window 1 offsets, the window used in normal operation */
 131
 132 #define TX_FIFO                 0x10
 133 #define RX_FIFO                 0x10
 134 #define RxErrors                0x14
 135 #define RxStatus                0x18
 136 #define Timer                   0x1A
 137 #define TxStatus                0x1B
 138 #define TxFree                  0x1C                    /* Remaining free bytes in Tx buffer. */
 139
 140 /* Register Window 2 */
 141
 142 #define Wn2_ResetOptions        12
 143
 144 /* Register Window 3: MAC/config bits */
 145
 146 #define Wn3_Config              0                       /* Internal Configuration */
 147 #define Wn3_MAC_Ctrl            6
 148 #define Wn3_Options             8
 149
 150 #define BFEXT(value, offset, bitcount)                                          \
 151         ((((unsigned long)(value)) >> (offset)) & ((1 << (bitcount)) - 1))
 152
 153 #define BFINS(lhs, rhs, offset, bitcount)                                       \
 154         (((lhs) & ~((((1 << (bitcount)) - 1)) << (offset))) |                   \
 155         (((rhs) & ((1 << (bitcount)) - 1)) << (offset)))
 156
 157 #define RAM_SIZE(v)             BFEXT(v, 0, 3)
 158 #define RAM_WIDTH(v)            BFEXT(v, 3, 1)
 159 #define RAM_SPEED(v)            BFEXT(v, 4, 2)
 160 #define ROM_SIZE(v)             BFEXT(v, 6, 2)
 161 #define RAM_SPLIT(v)            BFEXT(v, 16, 2)
 162 #define XCVR(v)                 BFEXT(v, 20, 4)
 163 #define AUTOSELECT(v)           BFEXT(v, 24, 1)
 164
 165 /* Register Window 4: Xcvr/media bits */
 166
 167 #define Wn4_FIFODiag            4
 168 #define Wn4_NetDiag             6
 169 #define Wn4_PhysicalMgmt        8
 170 #define Wn4_Media               10
 171
 172 #define Media_SQE               0x0008                  /* Enable SQE error counting for AUI. */
 173 #define Media_10TP              0x00C0                  /* Enable link beat and jabber for 10baseT. */
 174 #define Media_Lnk               0x0080                  /* Enable just link beat for 100TX/100FX. */
 175 #define Media_LnkBeat           0x0800
 176
 177 /* Register Window 7: Bus Master control */
 178
 179 #define Wn7_MasterAddr          0
 180 #define Wn7_MasterLen           6
 181 #define Wn7_MasterStatus        12
 182
 183 /* Boomerang bus master control registers. */
 184
 185 #define PktStatus               0x20
 186 #define DownListPtr             0x24
 187 #define FragAddr                0x28
 188 #define FragLen                 0x2c
 189 #define TxFreeThreshold         0x2f
 190 #define UpPktStatus             0x30
 191 #define UpListPtr               0x38
 192
 193 /* The Rx and Tx descriptor lists. */
 194
 195 #define LAST_FRAG       0x80000000                      /* Last Addr/Len pair in descriptor. */
 196 #define DN_COMPLETE     0x00010000                      /* This packet has been downloaded */
 197
 198 struct rx_desc_3com {
 199         u32 next;                                       /* Last entry points to 0               */
 200         u32 status;                                     /* FSH -> Frame Start Header            */
 201         u32 addr;                                       /* Up to 63 addr/len pairs possible     */
 202         u32 length;                                     /* Set LAST_FRAG to indicate last pair  */
 203 };
 204
 205 /* Values for the Rx status entry. */
 206
 207 #define RxDComplete             0x00008000
 208 #define RxDError                0x4000
 209 #define IPChksumErr             (1<<25)
 210 #define TCPChksumErr            (1<<26)
 211 #define UDPChksumErr            (1<<27)
 212 #define IPChksumValid           (1<<29)
 213 #define TCPChksumValid          (1<<30)
 214 #define UDPChksumValid          (1<<31)
 215
 216 struct tx_desc_3com {
 217         u32 next;                                       /* Last entry points to 0               */
 218         u32 status;                                     /* bits 0:12 length, others see below   */
 219         u32 addr;
 220         u32 length;
 221 };
 222
 223 /* Values for the Tx status entry. */
 224
 225 #define CRCDisable              0x2000
 226 #define TxDComplete             0x8000
 227 #define AddIPChksum             0x02000000
 228 #define AddTCPChksum            0x04000000
 229 #define AddUDPChksum            0x08000000
 230 #define TxIntrUploaded          0x80000000              /* IRQ when in FIFO, but maybe not sent. */
 231
 232 /* XCVR Types */
 233
 234 #define XCVR_10baseT            0
 235 #define XCVR_AUI                1
 236 #define XCVR_10baseTOnly        2
 237 #define XCVR_10base2            3
 238 #define XCVR_100baseTx          4
 239 #define XCVR_100baseFx          5
 240 #define XCVR_MII                6
 241 #define XCVR_NWAY               8
 242 #define XCVR_ExtMII             9
 243 #define XCVR_Default            10                      /* I don't think this is correct -> should have been 0x10 if Auto Negotiate */
 244
 245 struct descriptor {                                     /* A generic descriptor. */
 246         u32 next;                                       /* Last entry points to 0               */
 247         u32 status;                                     /* FSH -> Frame Start Header            */
 248         u32 addr;                                       /* Up to 63 addr/len pairs possible     */
 249         u32 length;                                     /* Set LAST_FRAG to indicate last pair  */
 250 };
 251
 252 /* Misc. definitions */
 253
 254 #define NUM_RX_DESC             PKTBUFSRX * 10
 255 #define NUM_TX_DESC             1            /* Number of TX descriptors   */
 256
 257 #define TOUT_LOOP               1000000
 258
 259 #define ETH_ALEN                6
 260
 261 #define EL3WINDOW(dev, win_num) ETH_OUTW(dev, SelectWindow + (win_num), EL3_CMD)
 262 #define EL3_CMD 0x0e
 263 #define EL3_STATUS 0x0e
 264
 265
 266 #undef ETH_DEBUG
 267
 268 #ifdef ETH_DEBUG
 269 #define PRINTF(fmt,args...)     printf (fmt ,##args)
 270 #else
 271 #define PRINTF(fmt,args...)
 272 #endif
 273
 274
 275 static struct rx_desc_3com *rx_ring;                    /* RX descriptor ring                   */
 276 static struct tx_desc_3com *tx_ring;                    /* TX descriptor ring                   */
 277 static u8 rx_buffer[NUM_RX_DESC][PKTSIZE_ALIGN];        /* storage for the incoming messages    */
 278 static int rx_next = 0;                                 /* RX descriptor ring pointer           */
 279 static int tx_next = 0;                                 /* TX descriptor ring pointer           */
 280 static int tx_threshold;
 281
 282 static void  init_rx_ring(struct eth_device* dev);
 283 static void  purge_tx_ring(struct eth_device* dev);
 284
 285 static void  read_hw_addr(struct eth_device* dev, bd_t * bis);
 286
 287 static int eth_3com_init(struct eth_device* dev, bd_t *bis);
 288 static int eth_3com_send(struct eth_device* dev, volatile void *packet, int length);
 289 static int eth_3com_recv(struct eth_device* dev);
 290 static void eth_3com_halt(struct eth_device* dev);
 291
 292 #define io_to_phys(a)   pci_io_to_phys((pci_dev_t)dev->priv, a)
 293 #define phys_to_io(a)   pci_phys_to_io((pci_dev_t)dev->priv, a)
 294 #define mem_to_phys(a)  pci_mem_to_phys((pci_dev_t)dev->priv, a)
 295 #define phys_to_mem(a)  pci_phys_to_mem((pci_dev_t)dev->priv, a)
 296
 297 static inline int ETH_INL(struct eth_device* dev, u_long addr)
 298 {
 299     __asm volatile ("eieio");
 300         return le32_to_cpu(*(volatile u32 *)io_to_phys(addr + dev->iobase));
 301 }
 302
 303 static inline int ETH_INW(struct eth_device* dev, u_long addr)
 304 {
 305     __asm volatile ("eieio");
 306         return le16_to_cpu(*(volatile u16 *)io_to_phys(addr + dev->iobase));
 307 }
 308
 309 static inline int ETH_INB(struct eth_device* dev, u_long addr)
 310 {
 311     __asm volatile ("eieio");
 312         return *(volatile u8 *)io_to_phys(addr + dev->iobase);
 313 }
 314
 315 static inline void ETH_OUTB(struct eth_device* dev, int command, u_long addr)
 316 {
 317         *(volatile u8 *)io_to_phys(addr + dev->iobase) = command;
 318     __asm volatile ("eieio");
 319 }
 320
 321 static inline void ETH_OUTW(struct eth_device* dev, int command, u_long addr)
 322 {
 323         *(volatile u16 *)io_to_phys(addr + dev->iobase) = cpu_to_le16(command);
 324     __asm volatile ("eieio");
 325 }
 326
 327 static inline void ETH_OUTL(struct eth_device* dev, int command, u_long addr)
 328 {
 329         *(volatile u32 *)io_to_phys(addr + dev->iobase) = cpu_to_le32(command);
 330     __asm volatile ("eieio");
 331 }
 332
 333 static inline int ETH_STATUS(struct eth_device* dev)
 334 {
 335     __asm volatile ("eieio");
 336         return le16_to_cpu(*(volatile u16 *)io_to_phys(EL3_STATUS + dev->iobase));
 337 }
 338
 339 static inline void ETH_CMD(struct eth_device* dev, int command)
 340 {
 341         *(volatile u16 *)io_to_phys(EL3_CMD + dev->iobase) = cpu_to_le16(command);
 342     __asm volatile ("eieio");
 343 }
 344
 345 /* Command register is always in the same spot in all the register windows */
 346 /* This function issues a command and waits for it so complete by checking the CmdInProgress bit */
 347
 348 static int issue_and_wait(struct eth_device* dev, int command)
 349 {
 350
 351         int i, status;
 352
 353         ETH_CMD(dev, command);
 354         for (i = 0; i < 2000; i++) {
 355                 status = ETH_STATUS(dev);
 356                 //printf ("Issue: status 0x%4x.\n", status);
 357                 if (!(status & CmdInProgress))
 358                         return 1;
 359         }
 360
 361         /* OK, that didn't work.  Do it the slow way.  One second */
 362         for (i = 0; i < 100000; i++) {
 363                 status = ETH_STATUS(dev);
 364                 //printf ("Issue: status 0x%4x.\n", status);
 365                         return 1;
 366                 udelay(10);
 367         }
 368         PRINTF("Ethernet command: 0x%4x did not complete! Status: 0x%4x\n", command, ETH_STATUS(dev) );
 369         return 0;
 370 }
 371
 372 /* Determine network media type and set up 3com accordingly           */
 373 /* I think I'm going to start with something known first like 10baseT */
 374
 375 static int auto_negotiate(struct eth_device* dev)
 376 {
 377     int i;
 378
 379     EL3WINDOW(dev, 1);
 380
 381     // Wait for Auto negotiation to complete
 382     for (i = 0; i <= 1000; i++)
 383     {
 384         if (ETH_INW(dev, 2) & 0x04)
 385             break;
 386         udelay(100);
 387
 388         if (i == 1000)
 389         {
 390             PRINTF("Error: Auto negotiation failed\n");
 391             return 0;
 392         }
 393     }
 394
 395
 396
 397     return 1;
 398 }
 399
 400 void eth_interrupt(struct eth_device *dev)
 401 {
 402     u16 status = ETH_STATUS(dev);
 403
 404     printf("eth0: status = 0x%04x\n", status);
 405
 406     if (!(status & IntLatch))
 407         return;
 408
 409     if (status & (1<<6))
 410     {
 411         ETH_CMD(dev, AckIntr | (1<<6));
 412         printf("Acknowledged Interrupt command\n");
 413     }
 414
 415     if (status & DownComplete)
 416     {
 417         ETH_CMD(dev, AckIntr | DownComplete);
 418         printf("Acknowledged DownComplete\n");
 419     }
 420
 421     if (status & UpComplete)
 422     {
 423         ETH_CMD(dev, AckIntr | UpComplete);
 424         printf("Acknowledged UpComplete\n");
 425     }
 426
 427     ETH_CMD(dev, AckIntr | IntLatch);
 428     printf("Acknowledged IntLatch\n");
 429 }
 430
 431 int eth_3com_initialize(bd_t *bis)
 432 {
 433         u32 eth_iobase = 0, status;
 434         int card_number = 0, ret;
 435         struct eth_device* dev;
 436         pci_dev_t devno;
 437         char *s;
 438
 439         s = getenv("3com_base");
 440
 441         /* Find ethernet controller on the PCI bus */
 442
 443         if ((devno = pci_find_device(PCI_VENDOR_ID_3COM, PCI_DEVICE_ID_3COM_3C905C, 0)) < 0)
 444         {
 445                 PRINTF("Error: Cannot find the ethernet device on the PCI bus\n");
 446                 goto Done;
 447         }
 448
 449         if (s)
 450         {
 451             unsigned long base = atoi(s);
 452             pci_write_config_dword(devno, PCI_BASE_ADDRESS_0, base | 0x01);
 453         }
 454
 455         ret = pci_read_config_dword(devno, PCI_BASE_ADDRESS_0, &eth_iobase);
 456         eth_iobase &= ~0xf;
 457
 458         PRINTF("eth: 3Com Found at Address: 0x%x\n", eth_iobase);
 459
 460         pci_write_config_dword(devno, PCI_COMMAND, PCI_COMMAND_IO | PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER);
 461
 462          /* Check if I/O accesses and Bus Mastering are enabled */
 463
 464         ret = pci_read_config_dword(devno, PCI_COMMAND, &status);
 465
 466         if (!(status & PCI_COMMAND_IO))
 467         {
 468                 printf("Error: Cannot enable IO access.\n");
 469                 goto Done;
 470         }
 471
 472         if (!(status & PCI_COMMAND_MEMORY))
 473         {
 474                 printf("Error: Cannot enable MEMORY access.\n");
 475                 goto Done;
 476         }
 477
 478         if (!(status & PCI_COMMAND_MASTER))
 479         {
 480                 printf("Error: Cannot enable Bus Mastering.\n");
 481                 goto Done;
 482         }
 483
 484         dev = (struct eth_device*) malloc(sizeof(*dev)); //struct eth_device));
 485
 486         sprintf(dev->name, "3Com 3c920c#%d", card_number);
 487         dev->iobase = eth_iobase;
 488         dev->priv   = (void*) devno;
 489         dev->init   = eth_3com_init;
 490         dev->halt   = eth_3com_halt;
 491         dev->send   = eth_3com_send;
 492         dev->recv   = eth_3com_recv;
 493
 494         eth_register(dev);
 495
 496 /*      { */
 497 /*          char interrupt; */
 498 /*          devno = pci_find_device(PCI_VENDOR_ID_3COM, PCI_DEVICE_ID_3COM_3C905C, 0); */
 499 /*          pci_read_config_byte(devno, PCI_INTERRUPT_LINE, &interrupt); */
 500
 501 /*          printf("Installing eth0 interrupt handler to %d\n", interrupt); */
 502 /*          irq_install_handler(interrupt, eth_interrupt, dev); */
 503 /*      } */
 504
 505         card_number++;
 506
 507         /* Set the latency timer for value */
 508         s = getenv("3com_latency");
 509         if (s)
 510         {
 511             ret = pci_write_config_byte(devno, PCI_LATENCY_TIMER, (unsigned char)atoi(s));
 512         }
 513         else ret = pci_write_config_byte(devno, PCI_LATENCY_TIMER, 0x0a);
 514
 515         read_hw_addr(dev, bis);                                 /* get the MAC address from Window 2*/
 516
 517         /* Reset the ethernet controller */
 518
 519         PRINTF ("Issuing reset command....\n");
 520         if (!issue_and_wait(dev, TotalReset))
 521         {
 522                 printf("Error: Cannot reset ethernet controller.\n");
 523                 goto Done;
 524         }
 525         else
 526                 PRINTF ("Ethernet controller reset.\n");
 527
 528         /* allocate memory for rx and tx rings */
 529
 530         if(!(rx_ring = memalign(sizeof(struct rx_desc_3com) * NUM_RX_DESC, 16)))
 531         {
 532                 PRINTF ("Cannot allocate memory for RX_RING.....\n");
 533                 goto Done;
 534         }
 535
 536         if (!(tx_ring = memalign(sizeof(struct tx_desc_3com) * NUM_TX_DESC, 16)))
 537         {
 538                 PRINTF ("Cannot allocate memory for TX_RING.....\n");
 539                 goto Done;
 540         }
 541
 542 Done:
 543         return status;
 544 }
 545
 546
 547 static int eth_3com_init(struct eth_device* dev, bd_t *bis)
 548 {
 549         int i, status = 0;
 550         int tx_cur, loop;
 551         u16 status_enable, intr_enable;
 552         struct descriptor *ias_cmd;
 553
 554         /* Determine what type of network the machine is connected to   */
 555         /* presently drops the connect to 10Mbps                        */
 556
 557         if (!auto_negotiate(dev))
 558         {
 559                 printf("Error: Cannot determine network media.\n");
 560                 goto Done;
 561         }
 562
 563         issue_and_wait(dev, TxReset);
 564         issue_and_wait(dev, RxReset|0x04);
 565
 566         /* Switch to register set 7 for normal use. */
 567         EL3WINDOW(dev, 7);
 568
 569         /* Initialize Rx and Tx rings */
 570
 571         init_rx_ring(dev);
 572         purge_tx_ring(dev);
 573
 574         ETH_CMD(dev, SetRxFilter | RxStation | RxBroadcast | RxProm);
 575
 576         issue_and_wait(dev,SetTxStart|0x07ff);
 577
 578         /* Below sets which indication bits to be seen. */
 579
 580         status_enable = SetStatusEnb | HostError | DownComplete | UpComplete | (1<<6);
 581         ETH_CMD(dev, status_enable);
 582
 583         /* Below sets no bits are to cause an interrupt since this is just polling */
 584
 585         intr_enable   = SetIntrEnb;
 586 //      intr_enable = SetIntrEnb | (1<<9) | (1<<10) | (1<<6);
 587         ETH_CMD(dev, intr_enable);
 588         ETH_OUTB(dev, 127, UpPoll);
 589
 590         /* Ack all pending events, and set active indicator mask */
 591
 592         ETH_CMD(dev, AckIntr | IntLatch | TxAvailable | RxEarly | IntReq);
 593         ETH_CMD(dev, intr_enable);
 594
 595         /* Tell the adapter where the RX ring is located */
 596
 597         issue_and_wait(dev,UpStall);                            /* Stall and set the UplistPtr          */
 598         ETH_OUTL(dev, (u32)&rx_ring[rx_next], UpListPtr);
 599         ETH_CMD(dev, RxEnable);                                 /* Enable the receiver.                 */
 600         issue_and_wait(dev,UpUnstall);
 601
 602         /* Send the Individual Address Setup frame */
 603
 604         tx_cur       = tx_next;
 605         tx_next      = ((tx_next+1) % NUM_TX_DESC);
 606
 607         ias_cmd             = (struct descriptor *)&tx_ring[tx_cur];
 608         ias_cmd->status     = cpu_to_le32(1<<31);               /* set DnIndicate bit.                  */
 609         ias_cmd->next       = 0;
 610         ias_cmd->addr       = cpu_to_le32((u32)&bis->bi_enetaddr[0]);
 611         ias_cmd->length     = cpu_to_le32(6 | LAST_FRAG);
 612
 613         /* Tell the adapter where the TX ring is located */
 614
 615         ETH_CMD(dev, TxEnable);                                 /* Enable transmitter.                  */
 616         issue_and_wait(dev, DownStall);                         /* Stall and set the DownListPtr.       */
 617         ETH_OUTL(dev, (u32)&tx_ring[tx_cur], DownListPtr);
 618         issue_and_wait(dev, DownUnstall);
 619         for (i=0; !(ETH_STATUS(dev) & DownComplete); i++)
 620         {
 621                 if (i >= TOUT_LOOP)
 622                 {
 623                         PRINTF("TX Ring status (Init):  0x%4x\n", le32_to_cpu(tx_ring[tx_cur].status));
 624                         PRINTF("ETH_STATUS: 0x%x\n", ETH_STATUS(dev));
 625                         goto Done;
 626                 }
 627         }
 628         if (ETH_STATUS(dev) & DownComplete)                     /* If DownLoad Complete ACK the bit     */
 629         {
 630                 ETH_CMD(dev, AckIntr | DownComplete);           /* acknowledge the indication bit       */
 631                 issue_and_wait(dev, DownStall);                 /* stall and clear DownListPtr          */
 632                 ETH_OUTL(dev, 0, DownListPtr);
 633                 issue_and_wait(dev, DownUnstall);
 634         }
 635         status = 1;
 636
 637 Done:
 638         return status;
 639 }
 640
 641 int eth_3com_send(struct eth_device* dev, volatile void *packet, int length)
 642 {
 643         int i, status = 0;
 644         int tx_cur;
 645
 646         if (length <= 0)
 647         {
 648                 PRINTF("eth: bad packet size: %d\n", length);
 649                 goto Done;
 650         }
 651
 652         tx_cur  = tx_next;
 653         tx_next = (tx_next+1) % NUM_TX_DESC;
 654
 655         tx_ring[tx_cur].status  = cpu_to_le32(1<<31);           /* set DnIndicate bit                   */
 656         tx_ring[tx_cur].next    = 0;
 657         tx_ring[tx_cur].addr    = cpu_to_le32(((u32) packet));
 658         tx_ring[tx_cur].length  = cpu_to_le32(length | LAST_FRAG);
 659
 660         /* Send the packet */
 661
 662         issue_and_wait(dev, DownStall);                         /* stall and set the DownListPtr        */
 663         ETH_OUTL(dev, (u32) &tx_ring[tx_cur], DownListPtr);
 664         issue_and_wait(dev, DownUnstall);
 665
 666         for (i=0; !(ETH_STATUS(dev) & DownComplete); i++)
 667         {
 668                 if (i >= TOUT_LOOP)
 669                 {
 670                         PRINTF("TX Ring status (send): 0x%4x\n", le32_to_cpu(tx_ring[tx_cur].status));
 671                         goto Done;
 672                 }
 673         }
 674         if (ETH_STATUS(dev) & DownComplete)                     /* If DownLoad Complete ACK the bit     */
 675         {
 676                 ETH_CMD(dev, AckIntr | DownComplete);           /* acknowledge the indication bit       */
 677                 issue_and_wait(dev, DownStall);                 /* stall and clear DownListPtr          */
 678                 ETH_OUTL(dev, 0, DownListPtr);
 679                 issue_and_wait(dev, DownUnstall);
 680         }
 681         status=1;
 682  Done:
 683         return status;
 684 }
 685
 686 void PrintPacket (uchar *packet, int length)
 687 {
 688 int loop;
 689 uchar *ptr;
 690
 691         printf ("Printing packet of length %x.\n\n", length);
 692         ptr = packet;
 693         for (loop = 1; loop <= length; loop++)
 694         {
 695                 printf ("%2x ", *ptr++);
 696                 if ((loop % 40)== 0)
 697                         printf ("\n");
 698         }
 699 }
 700
 701 int eth_3com_recv(struct eth_device* dev)
 702 {
 703         u16 stat = 0;
 704         u32 status;
 705         int rx_prev, length = 0;
 706
 707         while (!(ETH_STATUS(dev) & UpComplete))                 /* wait on receipt of packet    */
 708                 ;
 709
 710         status = le32_to_cpu(rx_ring[rx_next].status);          /* packet status                */
 711
 712         while (status & (1<<15))
 713         {
 714                 /* A packet has been received */
 715
 716                 if (status & (1<<15))
 717                 {
 718                         /* A valid frame received  */
 719
 720                         length = le32_to_cpu(rx_ring[rx_next].status) & 0x1fff;         /* length is in bits 0 - 12     */
 721
 722                         /* Pass the packet up to the protocol layers */
 723
 724                         NetReceive((uchar *)le32_to_cpu(rx_ring[rx_next].addr), length);
 725                         rx_ring[rx_next].status = 0;                                    /* clear the status word        */
 726                         ETH_CMD(dev, AckIntr | UpComplete);
 727                         issue_and_wait(dev, UpUnstall);
 728                 }
 729                 else
 730                 if (stat & HostError)
 731                 {
 732                         /* There was an error */
 733
 734                         printf("Rx error status:  0x%4x\n", stat);
 735                         init_rx_ring(dev);
 736                         goto Done;
 737                 }
 738
 739                 rx_prev = rx_next;
 740                 rx_next = (rx_next + 1) % NUM_RX_DESC;
 741                 stat = ETH_STATUS(dev);                                 /* register status      */
 742                 status = le32_to_cpu(rx_ring[rx_next].status);          /* packet status        */
 743         }
 744
 745 Done:
 746         return length;
 747 }
 748
 749 void eth_3com_halt(struct eth_device* dev)
 750 {
 751         if (!(dev->iobase))
 752         {
 753                 goto Done;
 754         }
 755
 756         issue_and_wait(dev, DownStall);         /* shut down transmit and receive */
 757         issue_and_wait(dev, UpStall);
 758         issue_and_wait(dev, RxDisable);
 759         issue_and_wait(dev, TxDisable);
 760
 761 //      free(tx_ring);                          /* release memory allocated to the DPD and UPD rings */
 762 //      free(rx_ring);
 763
 764 Done:
 765         return;
 766 }
 767
 768 static void init_rx_ring(struct eth_device* dev)
 769 {
 770         int i;
 771
 772         PRINTF("Initializing rx_ring. rx_buffer = %p\n", rx_buffer);
 773         issue_and_wait(dev, UpStall);
 774
 775         for (i = 0; i < NUM_RX_DESC; i++)
 776         {
 777                 rx_ring[i].next    = cpu_to_le32(((u32) &rx_ring[(i+1) % NUM_RX_DESC]));
 778                 rx_ring[i].status  = 0;
 779                 rx_ring[i].addr    = cpu_to_le32(((u32) &rx_buffer[i][0]));
 780                 rx_ring[i].length  = cpu_to_le32(PKTSIZE_ALIGN | LAST_FRAG);
 781         }
 782         rx_next = 0;
 783 }
 784
 785 static void purge_tx_ring(struct eth_device* dev)
 786 {
 787         int i;
 788
 789         PRINTF("Purging tx_ring.\n");
 790
 791         tx_next      = 0;
 792
 793         for (i = 0; i < NUM_TX_DESC; i++)
 794         {
 795                 tx_ring[i].next    = 0;
 796                 tx_ring[i].status  = 0;
 797                 tx_ring[i].addr    = 0;
 798                 tx_ring[i].length  = 0;
 799         }
 800 }
 801
 802 static void read_hw_addr(struct eth_device* dev, bd_t *bis)
 803 {
 804         u8 hw_addr[ETH_ALEN];
 805         unsigned int eeprom[0x40];
 806         unsigned int checksum = 0;
 807         int i, j, timer;
 808
 809         /* Read the station address from the EEPROM. */
 810
 811         EL3WINDOW(dev, 0);
 812         for (i = 0; i < 0x40; i++)
 813         {
 814                 ETH_OUTW(dev, EEPROM_Read + i, Wn0EepromCmd);
 815                 /* Pause for at least 162 us. for the read to take place. */
 816                 for (timer = 10; timer >= 0; timer--)
 817                 {
 818                         udelay(162);
 819                         if ((ETH_INW(dev, Wn0EepromCmd) & 0x8000) == 0)
 820                                 break;
 821                 }
 822                 eeprom[i] = ETH_INW(dev, Wn0EepromData);
 823         }
 824
 825         /* Checksum calculation.  I'm not sure about this part and there seems to be a bug on the 3com side of things */
 826
 827         for (i = 0; i < 0x21; i++)
 828                 checksum  ^= eeprom[i];
 829         checksum = (checksum ^ (checksum >> 8)) & 0xff;
 830
 831         if (checksum != 0xbb)
 832                 printf(" *** INVALID EEPROM CHECKSUM %4.4x *** \n", checksum);
 833
 834         for (i = 0, j = 0; i < 3; i++)
 835         {
 836                 hw_addr[j++] = (u8)((eeprom[i+10] >> 8) & 0xff);
 837                 hw_addr[j++] = (u8)(eeprom[i+10] & 0xff);
 838         }
 839
 840         /*  MAC Address is in window 2, write value from EEPROM to window 2 */
 841
 842         EL3WINDOW(dev, 2);
 843         for (i = 0; i < 6; i++)
 844                 ETH_OUTB(dev, hw_addr[i], i);
 845
 846         for (j = 0; j < ETH_ALEN; j+=2)
 847         {
 848                 hw_addr[j]   = (u8)(ETH_INW(dev, j) & 0xff);
 849                 hw_addr[j+1] = (u8)((ETH_INW(dev, j) >> 8) & 0xff);
 850         }
 851
 852         for (i=0;i<ETH_ALEN;i++)
 853         {
 854                 if (hw_addr[i] != bis->bi_enetaddr[i])
 855                 {
 856 /*                      printf("Warning: HW address don't match:\n"); */
 857 /*                      printf("Address in 3Com Window 2 is         " */
 858 /*                             "%02X:%02X:%02X:%02X:%02X:%02X\n", */
 859 /*                             hw_addr[0], hw_addr[1], hw_addr[2], */
 860 /*                             hw_addr[3], hw_addr[4], hw_addr[5]); */
 861 /*                      printf("Address used by U-Boot is " */
 862 /*                             "%02X:%02X:%02X:%02X:%02X:%02X\n", */
 863 /*                             bis->bi_enetaddr[0], bis->bi_enetaddr[1],  */
 864 /*                             bis->bi_enetaddr[2], bis->bi_enetaddr[3],  */
 865 /*                             bis->bi_enetaddr[4], bis->bi_enetaddr[5]); */
 866 /*                      goto Done; */
 867                     char buffer[256];
 868                     if (bis->bi_enetaddr[0] == 0 && bis->bi_enetaddr[1] == 0 &&
 869                         bis->bi_enetaddr[2] == 0 && bis->bi_enetaddr[3] == 0 &&
 870                         bis->bi_enetaddr[4] == 0 && bis->bi_enetaddr[5] == 0)
 871                     {
 872
 873                         sprintf(buffer, "%02X:%02X:%02X:%02X:%02X:%02X",
 874                                 hw_addr[0], hw_addr[1], hw_addr[2],
 875                                 hw_addr[3], hw_addr[4], hw_addr[5]);
 876                         setenv("ethaddr", buffer);
 877                     }
 878                 }
 879         }
 880
 881         for(i=0; i<ETH_ALEN; i++) dev->enetaddr[i] = hw_addr[i];
 882
 883 Done:
 884         return;
 885 }
 886