arch/x86/include/asm/i8254.h

   1 /*
   2  * (C) Copyright 2002
   3  * Daniel Engström, Omicron Ceti AB, daniel@omicron.se.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 /* i8254.h Intel 8254 PIT registers */
   9
  10 #ifndef _ASMI386_I8254_H_
  11 #define _ASMI386_I8954_H_
  12
  13 #define PIT_T0          0x00    /* PIT channel 0 count/status */
  14 #define PIT_T1          0x01    /* PIT channel 1 count/status */
  15 #define PIT_T2          0x02    /* PIT channel 2 count/status */
  16 #define PIT_COMMAND     0x03    /* PIT mode control, latch and read back */
  17
  18 /* PIT Command Register Bit Definitions */
  19
  20 #define PIT_CMD_CTR0    0x00    /* Select PIT counter 0 */
  21 #define PIT_CMD_CTR1    0x40    /* Select PIT counter 1 */
  22 #define PIT_CMD_CTR2    0x80    /* Select PIT counter 2 */
  23
  24 #define PIT_CMD_LATCH   0x00    /* Counter Latch Command */
  25 #define PIT_CMD_LOW     0x10    /* Access counter bits 7-0 */
  26 #define PIT_CMD_HIGH    0x20    /* Access counter bits 15-8 */
  27 #define PIT_CMD_BOTH    0x30    /* Access counter bits 15-0 in two accesses */
  28
  29 #define PIT_CMD_MODE0   0x00    /* Select mode 0 */
  30 #define PIT_CMD_MODE1   0x02    /* Select mode 1 */
  31 #define PIT_CMD_MODE2   0x04    /* Select mode 2 */
  32 #define PIT_CMD_MODE3   0x06    /* Select mode 3 */
  33 #define PIT_CMD_MODE4   0x08    /* Select mode 4 */
  34 #define PIT_CMD_MODE5   0x0a    /* Select mode 5 */
  35
  36 /* The clock frequency of the i8253/i8254 PIT */
  37 #define PIT_TICK_RATE   1193182
  38
  39 #endif /* _ASMI386_I8954_H_ */