arch/x86/cpu/ivybridge/bd82x6x.c

   1 /*
   2  * Copyright (C) 2014 Google, Inc
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6 #include <common.h>
   7 #include <dm.h>
   8 #include <errno.h>
   9 #include <fdtdec.h>
  10 #include <malloc.h>
  11 #include <pch.h>
  12 #include <asm/lapic.h>
  13 #include <asm/pci.h>
  14 #include <asm/arch/bd82x6x.h>
  15 #include <asm/arch/model_206ax.h>
  16 #include <asm/arch/pch.h>
  17 #include <asm/arch/sandybridge.h>
  18
  19 #define BIOS_CTRL       0xdc
  20
  21 static int bd82x6x_probe(struct udevice *dev)
  22 {
  23         const void *blob = gd->fdt_blob;
  24         struct pci_controller *hose;
  25         int gma_node;
  26         int ret;
  27
  28         if (!(gd->flags & GD_FLG_RELOC))
  29                 return 0;
  30
  31         hose = pci_bus_to_hose(0);
  32         lpc_init_extra(hose, PCH_LPC_DEV);
  33
  34         /* Cause the SATA device to do its init */
  35         uclass_first_device(UCLASS_DISK, &dev);
  36
  37         bd82x6x_usb_ehci_init(PCH_EHCI1_DEV);
  38         bd82x6x_usb_ehci_init(PCH_EHCI2_DEV);
  39
  40         gma_node = fdtdec_next_compatible(blob, 0, COMPAT_INTEL_GMA);
  41         if (gma_node < 0) {
  42                 debug("%s: Cannot find GMA node\n", __func__);
  43                 return -EINVAL;
  44         }
  45         ret = dm_pci_bus_find_bdf(PCH_VIDEO_DEV, &dev);
  46         if (ret)
  47                 return ret;
  48         ret = gma_func0_init(dev, blob, gma_node);
  49         if (ret)
  50                 return ret;
  51
  52         return 0;
  53 }
  54
  55 static int bd82x6x_pch_get_sbase(struct udevice *dev, ulong *sbasep)
  56 {
  57         u32 rcba;
  58
  59         dm_pci_read_config32(dev, PCH_RCBA, &rcba);
  60         /* Bits 31-14 are the base address, 13-1 are reserved, 0 is enable */
  61         rcba = rcba & 0xffffc000;
  62         *sbasep = rcba + 0x3800;
  63
  64         return 0;
  65 }
  66
  67 static enum pch_version bd82x6x_pch_get_version(struct udevice *dev)
  68 {
  69         return PCHV_9;
  70 }
  71
  72 static int bd82x6x_set_spi_protect(struct udevice *dev, bool protect)
  73 {
  74         uint8_t bios_cntl;
  75
  76         /* Adjust the BIOS write protect and SMM BIOS Write Protect Disable */
  77         dm_pci_read_config8(dev, BIOS_CTRL, &bios_cntl);
  78         if (protect) {
  79                 bios_cntl &= ~BIOS_CTRL_BIOSWE;
  80                 bios_cntl |= BIT(5);
  81         } else {
  82                 bios_cntl |= BIOS_CTRL_BIOSWE;
  83                 bios_cntl &= ~BIT(5);
  84         }
  85         dm_pci_write_config8(dev, BIOS_CTRL, bios_cntl);
  86
  87         return 0;
  88 }
  89
  90 static const struct pch_ops bd82x6x_pch_ops = {
  91         .get_sbase      = bd82x6x_pch_get_sbase,
  92         .get_version    = bd82x6x_pch_get_version,
  93         .set_spi_protect = bd82x6x_set_spi_protect,
  94 };
  95
  96 static const struct udevice_id bd82x6x_ids[] = {
  97         { .compatible = "intel,bd82x6x" },
  98         { }
  99 };
 100
 101 U_BOOT_DRIVER(bd82x6x_drv) = {
 102         .name           = "bd82x6x",
 103         .id             = UCLASS_PCH,
 104         .of_match       = bd82x6x_ids,
 105         .probe          = bd82x6x_probe,
 106         .ops            = &bd82x6x_pch_ops,
 107 };