arch/x86/cpu/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2008-2011
   4  * Graeme Russ, <graeme.russ@gmail.com>
   5  *
   6  * (C) Copyright 2002
   7  * Daniel Engström, Omicron Ceti AB, <daniel@omicron.se>
   8  *
   9  * (C) Copyright 2002
  10  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  11  * Marius Groeger <mgroeger@sysgo.de>
  12  *
  13  * (C) Copyright 2002
  14  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  15  * Alex Zuepke <azu@sysgo.de>
  16  *
  17  * Part of this file is adapted from coreboot
  18  * src/arch/x86/lib/cpu.c
  19  */
  20
  21 #include <common.h>
  22 #include <acpi_s3.h>
  23 #include <command.h>
  24 #include <cpu_func.h>
  25 #include <dm.h>
  26 #include <errno.h>
  27 #include <malloc.h>
  28 #include <syscon.h>
  29 #include <asm/acpi.h>
  30 #include <asm/acpi_table.h>
  31 #include <asm/control_regs.h>
  32 #include <asm/coreboot_tables.h>
  33 #include <asm/cpu.h>
  34 #include <asm/lapic.h>
  35 #include <asm/microcode.h>
  36 #include <asm/mp.h>
  37 #include <asm/mrccache.h>
  38 #include <asm/msr.h>
  39 #include <asm/mtrr.h>
  40 #include <asm/post.h>
  41 #include <asm/processor.h>
  42 #include <asm/processor-flags.h>
  43 #include <asm/interrupt.h>
  44 #include <asm/tables.h>
  45 #include <linux/compiler.h>
  46
  47 DECLARE_GLOBAL_DATA_PTR;
  48
  49 #ifndef CONFIG_TPL_BUILD
  50 static const char *const x86_vendor_name[] = {
  51         [X86_VENDOR_INTEL]     = "Intel",
  52         [X86_VENDOR_CYRIX]     = "Cyrix",
  53         [X86_VENDOR_AMD]       = "AMD",
  54         [X86_VENDOR_UMC]       = "UMC",
  55         [X86_VENDOR_NEXGEN]    = "NexGen",
  56         [X86_VENDOR_CENTAUR]   = "Centaur",
  57         [X86_VENDOR_RISE]      = "Rise",
  58         [X86_VENDOR_TRANSMETA] = "Transmeta",
  59         [X86_VENDOR_NSC]       = "NSC",
  60         [X86_VENDOR_SIS]       = "SiS",
  61 };
  62 #endif
  63
  64 int __weak x86_cleanup_before_linux(void)
  65 {
  66 #ifdef CONFIG_BOOTSTAGE_STASH
  67         bootstage_stash((void *)CONFIG_BOOTSTAGE_STASH_ADDR,
  68                         CONFIG_BOOTSTAGE_STASH_SIZE);
  69 #endif
  70
  71         return 0;
  72 }
  73
  74 int x86_init_cache(void)
  75 {
  76         enable_caches();
  77
  78         return 0;
  79 }
  80 int init_cache(void) __attribute__((weak, alias("x86_init_cache")));
  81
  82 void  flush_cache(unsigned long dummy1, unsigned long dummy2)
  83 {
  84         asm("wbinvd\n");
  85 }
  86
  87 /* Define these functions to allow ehch-hcd to function */
  88 void flush_dcache_range(unsigned long start, unsigned long stop)
  89 {
  90 }
  91
  92 void invalidate_dcache_range(unsigned long start, unsigned long stop)
  93 {
  94 }
  95
  96 void dcache_enable(void)
  97 {
  98         enable_caches();
  99 }
 100
 101 void dcache_disable(void)
 102 {
 103         disable_caches();
 104 }
 105
 106 void icache_enable(void)
 107 {
 108 }
 109
 110 void icache_disable(void)
 111 {
 112 }
 113
 114 int icache_status(void)
 115 {
 116         return 1;
 117 }
 118
 119 #ifndef CONFIG_TPL_BUILD
 120 const char *cpu_vendor_name(int vendor)
 121 {
 122         const char *name;
 123         name = "<invalid cpu vendor>";
 124         if (vendor < ARRAY_SIZE(x86_vendor_name) &&
 125             x86_vendor_name[vendor])
 126                 name = x86_vendor_name[vendor];
 127
 128         return name;
 129 }
 130 #endif
 131
 132 char *cpu_get_name(char *name)
 133 {
 134         unsigned int *name_as_ints = (unsigned int *)name;
 135         struct cpuid_result regs;
 136         char *ptr;
 137         int i;
 138
 139         /* This bit adds up to 48 bytes */
 140         for (i = 0; i < 3; i++) {
 141                 regs = cpuid(0x80000002 + i);
 142                 name_as_ints[i * 4 + 0] = regs.eax;
 143                 name_as_ints[i * 4 + 1] = regs.ebx;
 144                 name_as_ints[i * 4 + 2] = regs.ecx;
 145                 name_as_ints[i * 4 + 3] = regs.edx;
 146         }
 147         name[CPU_MAX_NAME_LEN - 1] = '\0';
 148
 149         /* Skip leading spaces. */
 150         ptr = name;
 151         while (*ptr == ' ')
 152                 ptr++;
 153
 154         return ptr;
 155 }
 156
 157 int default_print_cpuinfo(void)
 158 {
 159         printf("CPU: %s, vendor %s, device %xh\n",
 160                cpu_has_64bit() ? "x86_64" : "x86",
 161                cpu_vendor_name(gd->arch.x86_vendor), gd->arch.x86_device);
 162
 163 #ifdef CONFIG_HAVE_ACPI_RESUME
 164         debug("ACPI previous sleep state: %s\n",
 165               acpi_ss_string(gd->arch.prev_sleep_state));
 166 #endif
 167
 168         return 0;
 169 }
 170
 171 void show_boot_progress(int val)
 172 {
 173         outb(val, POST_PORT);
 174 }
 175
 176 #if !defined(CONFIG_SYS_COREBOOT) && !defined(CONFIG_EFI_STUB)
 177 /*
 178  * Implement a weak default function for boards that optionally
 179  * need to clean up the system before jumping to the kernel.
 180  */
 181 __weak void board_final_cleanup(void)
 182 {
 183 }
 184
 185 int last_stage_init(void)
 186 {
 187         struct acpi_fadt __maybe_unused *fadt;
 188
 189         board_final_cleanup();
 190
 191 #ifdef CONFIG_HAVE_ACPI_RESUME
 192         fadt = acpi_find_fadt();
 193
 194         if (fadt && gd->arch.prev_sleep_state == ACPI_S3)
 195                 acpi_resume(fadt);
 196 #endif
 197
 198         write_tables();
 199
 200 #ifdef CONFIG_GENERATE_ACPI_TABLE
 201         fadt = acpi_find_fadt();
 202
 203         /* Don't touch ACPI hardware on HW reduced platforms */
 204         if (fadt && !(fadt->flags & ACPI_FADT_HW_REDUCED_ACPI)) {
 205                 /*
 206                  * Other than waiting for OSPM to request us to switch to ACPI
 207                  * mode, do it by ourselves, since SMI will not be triggered.
 208                  */
 209                 enter_acpi_mode(fadt->pm1a_cnt_blk);
 210         }
 211 #endif
 212
 213         return 0;
 214 }
 215 #endif
 216
 217 static int x86_init_cpus(void)
 218 {
 219 #ifdef CONFIG_SMP
 220         debug("Init additional CPUs\n");
 221         x86_mp_init();
 222 #else
 223         struct udevice *dev;
 224
 225         /*
 226          * This causes the cpu-x86 driver to be probed.
 227          * We don't check return value here as we want to allow boards
 228          * which have not been converted to use cpu uclass driver to boot.
 229          */
 230         uclass_first_device(UCLASS_CPU, &dev);
 231 #endif
 232
 233         return 0;
 234 }
 235
 236 int cpu_init_r(void)
 237 {
 238         struct udevice *dev;
 239         int ret;
 240
 241         if (!ll_boot_init())
 242                 return 0;
 243
 244         ret = x86_init_cpus();
 245         if (ret)
 246                 return ret;
 247
 248         /*
 249          * Set up the northbridge, PCH and LPC if available. Note that these
 250          * may have had some limited pre-relocation init if they were probed
 251          * before relocation, but this is post relocation.
 252          */
 253         uclass_first_device(UCLASS_NORTHBRIDGE, &dev);
 254         uclass_first_device(UCLASS_PCH, &dev);
 255         uclass_first_device(UCLASS_LPC, &dev);
 256
 257         /* Set up pin control if available */
 258         ret = syscon_get_by_driver_data(X86_SYSCON_PINCONF, &dev);
 259         debug("%s, pinctrl=%p, ret=%d\n", __func__, dev, ret);
 260
 261         return 0;
 262 }
 263
 264 #ifndef CONFIG_EFI_STUB
 265 int reserve_arch(void)
 266 {
 267 #ifdef CONFIG_ENABLE_MRC_CACHE
 268         mrccache_reserve();
 269 #endif
 270
 271 #ifdef CONFIG_SEABIOS
 272         high_table_reserve();
 273 #endif
 274
 275 #ifdef CONFIG_HAVE_ACPI_RESUME
 276         acpi_s3_reserve();
 277
 278 #ifdef CONFIG_HAVE_FSP
 279         /*
 280          * Save stack address to CMOS so that at next S3 boot,
 281          * we can use it as the stack address for fsp_contiue()
 282          */
 283         fsp_save_s3_stack();
 284 #endif /* CONFIG_HAVE_FSP */
 285 #endif /* CONFIG_HAVE_ACPI_RESUME */
 286
 287         return 0;
 288 }
 289 #endif