arch/x86/Kconfig

   1 menu "x86 architecture"
   2         depends on X86
   3
   4 config SYS_ARCH
   5         default "x86"
   6
   7 choice
   8         prompt "Mainboard vendor"
   9         default VENDOR_EMULATION
  10
  11 config VENDOR_COREBOOT
  12         bool "coreboot"
  13
  14 config VENDOR_EFI
  15         bool "efi"
  16
  17 config VENDOR_EMULATION
  18         bool "emulation"
  19
  20 config VENDOR_GOOGLE
  21         bool "Google"
  22
  23 config VENDOR_INTEL
  24         bool "Intel"
  25
  26 endchoice
  27
  28 # board-specific options below
  29 source "board/coreboot/Kconfig"
  30 source "board/efi/Kconfig"
  31 source "board/emulation/Kconfig"
  32 source "board/google/Kconfig"
  33 source "board/intel/Kconfig"
  34
  35 # platform-specific options below
  36 source "arch/x86/cpu/baytrail/Kconfig"
  37 source "arch/x86/cpu/coreboot/Kconfig"
  38 source "arch/x86/cpu/ivybridge/Kconfig"
  39 source "arch/x86/cpu/qemu/Kconfig"
  40 source "arch/x86/cpu/quark/Kconfig"
  41 source "arch/x86/cpu/queensbay/Kconfig"
  42
  43 # architecture-specific options below
  44
  45 config SYS_MALLOC_F_LEN
  46         default 0x800
  47
  48 config RAMBASE
  49         hex
  50         default 0x100000
  51
  52 config XIP_ROM_SIZE
  53         hex
  54         depends on X86_RESET_VECTOR
  55         default ROM_SIZE
  56
  57 config CPU_ADDR_BITS
  58         int
  59         default 36
  60
  61 config HPET_ADDRESS
  62         hex
  63         default 0xfed00000 if !HPET_ADDRESS_OVERRIDE
  64
  65 config SMM_TSEG
  66         bool
  67         default n
  68
  69 config SMM_TSEG_SIZE
  70         hex
  71
  72 config X86_RESET_VECTOR
  73         bool
  74         default n
  75
  76 config RESET_SEG_START
  77         hex
  78         depends on X86_RESET_VECTOR
  79         default 0xffff0000
  80
  81 config RESET_SEG_SIZE
  82         hex
  83         depends on X86_RESET_VECTOR
  84         default 0x10000
  85
  86 config RESET_VEC_LOC
  87         hex
  88         depends on X86_RESET_VECTOR
  89         default 0xfffffff0
  90
  91 config SYS_X86_START16
  92         hex
  93         depends on X86_RESET_VECTOR
  94         default 0xfffff800
  95
  96 config BOARD_ROMSIZE_KB_512
  97         bool
  98 config BOARD_ROMSIZE_KB_1024
  99         bool
 100 config BOARD_ROMSIZE_KB_2048
 101         bool
 102 config BOARD_ROMSIZE_KB_4096
 103         bool
 104 config BOARD_ROMSIZE_KB_8192
 105         bool
 106 config BOARD_ROMSIZE_KB_16384
 107         bool
 108
 109 choice
 110         prompt "ROM chip size"
 111         depends on X86_RESET_VECTOR
 112         default UBOOT_ROMSIZE_KB_512 if BOARD_ROMSIZE_KB_512
 113         default UBOOT_ROMSIZE_KB_1024 if BOARD_ROMSIZE_KB_1024
 114         default UBOOT_ROMSIZE_KB_2048 if BOARD_ROMSIZE_KB_2048
 115         default UBOOT_ROMSIZE_KB_4096 if BOARD_ROMSIZE_KB_4096
 116         default UBOOT_ROMSIZE_KB_8192 if BOARD_ROMSIZE_KB_8192
 117         default UBOOT_ROMSIZE_KB_16384 if BOARD_ROMSIZE_KB_16384
 118         help
 119           Select the size of the ROM chip you intend to flash U-Boot on.
 120
 121           The build system will take care of creating a u-boot.rom file
 122           of the matching size.
 123
 124 config UBOOT_ROMSIZE_KB_512
 125         bool "512 KB"
 126         help
 127           Choose this option if you have a 512 KB ROM chip.
 128
 129 config UBOOT_ROMSIZE_KB_1024
 130         bool "1024 KB (1 MB)"
 131         help
 132           Choose this option if you have a 1024 KB (1 MB) ROM chip.
 133
 134 config UBOOT_ROMSIZE_KB_2048
 135         bool "2048 KB (2 MB)"
 136         help
 137           Choose this option if you have a 2048 KB (2 MB) ROM chip.
 138
 139 config UBOOT_ROMSIZE_KB_4096
 140         bool "4096 KB (4 MB)"
 141         help
 142           Choose this option if you have a 4096 KB (4 MB) ROM chip.
 143
 144 config UBOOT_ROMSIZE_KB_8192
 145         bool "8192 KB (8 MB)"
 146         help
 147           Choose this option if you have a 8192 KB (8 MB) ROM chip.
 148
 149 config UBOOT_ROMSIZE_KB_16384
 150         bool "16384 KB (16 MB)"
 151         help
 152           Choose this option if you have a 16384 KB (16 MB) ROM chip.
 153
 154 endchoice
 155
 156 # Map the config names to an integer (KB).
 157 config UBOOT_ROMSIZE_KB
 158         int
 159         default 512 if UBOOT_ROMSIZE_KB_512
 160         default 1024 if UBOOT_ROMSIZE_KB_1024
 161         default 2048 if UBOOT_ROMSIZE_KB_2048
 162         default 4096 if UBOOT_ROMSIZE_KB_4096
 163         default 8192 if UBOOT_ROMSIZE_KB_8192
 164         default 16384 if UBOOT_ROMSIZE_KB_16384
 165
 166 # Map the config names to a hex value (bytes).
 167 config ROM_SIZE
 168         hex
 169         default 0x80000 if UBOOT_ROMSIZE_KB_512
 170         default 0x100000 if UBOOT_ROMSIZE_KB_1024
 171         default 0x200000 if UBOOT_ROMSIZE_KB_2048
 172         default 0x400000 if UBOOT_ROMSIZE_KB_4096
 173         default 0x800000 if UBOOT_ROMSIZE_KB_8192
 174         default 0xc00000 if UBOOT_ROMSIZE_KB_12288
 175         default 0x1000000 if UBOOT_ROMSIZE_KB_16384
 176
 177 config HAVE_INTEL_ME
 178         bool "Platform requires Intel Management Engine"
 179         help
 180           Newer higher-end devices have an Intel Management Engine (ME)
 181           which is a very large binary blob (typically 1.5MB) which is
 182           required for the platform to work. This enforces a particular
 183           SPI flash format. You will need to supply the me.bin file in
 184           your board directory.
 185
 186 config X86_RAMTEST
 187         bool "Perform a simple RAM test after SDRAM initialisation"
 188         help
 189           If there is something wrong with SDRAM then the platform will
 190           often crash within U-Boot or the kernel. This option enables a
 191           very simple RAM test that quickly checks whether the SDRAM seems
 192           to work correctly. It is not exhaustive but can save time by
 193           detecting obvious failures.
 194
 195 config HAVE_FSP
 196         bool "Add an Firmware Support Package binary"
 197         depends on !EFI
 198         help
 199           Select this option to add an Firmware Support Package binary to
 200           the resulting U-Boot image. It is a binary blob which U-Boot uses
 201           to set up SDRAM and other chipset specific initialization.
 202
 203           Note: Without this binary U-Boot will not be able to set up its
 204           SDRAM so will not boot.
 205
 206 config FSP_FILE
 207         string "Firmware Support Package binary filename"
 208         depends on HAVE_FSP
 209         default "fsp.bin"
 210         help
 211           The filename of the file to use as Firmware Support Package binary
 212           in the board directory.
 213
 214 config FSP_ADDR
 215         hex "Firmware Support Package binary location"
 216         depends on HAVE_FSP
 217         default 0xfffc0000
 218         help
 219           FSP is not Position Independent Code (PIC) and the whole FSP has to
 220           be rebased if it is placed at a location which is different from the
 221           perferred base address specified during the FSP build. Use Intel's
 222           Binary Configuration Tool (BCT) to do the rebase.
 223
 224           The default base address of 0xfffc0000 indicates that the binary must
 225           be located at offset 0xc0000 from the beginning of a 1MB flash device.
 226
 227 config FSP_TEMP_RAM_ADDR
 228         hex
 229         depends on HAVE_FSP
 230         default 0x2000000
 231         help
 232           Stack top address which is used in fsp_init() after DRAM is ready and
 233           CAR is disabled.
 234
 235 config FSP_SYS_MALLOC_F_LEN
 236         hex
 237         depends on HAVE_FSP
 238         default 0x100000
 239         help
 240           Additional size of malloc() pool before relocation.
 241
 242 config FSP_USE_UPD
 243         bool
 244         depends on HAVE_FSP
 245         default y
 246         help
 247           Most FSPs use UPD data region for some FSP customization. But there
 248           are still some FSPs that might not even have UPD. For such FSPs,
 249           override this to n in their platform Kconfig files.
 250
 251 config FSP_BROKEN_HOB
 252         bool
 253         depends on HAVE_FSP
 254         help
 255           Indicate some buggy FSPs that does not report memory used by FSP
 256           itself as reserved in the resource descriptor HOB. Select this to
 257           tell U-Boot to do some additional work to ensure U-Boot relocation
 258           do not overwrite the important boot service data which is used by
 259           FSP, otherwise the subsequent call to fsp_notify() will fail.
 260
 261 config ENABLE_MRC_CACHE
 262         bool "Enable MRC cache"
 263         depends on !EFI && !SYS_COREBOOT
 264         help
 265           Enable this feature to cause MRC data to be cached in NV storage
 266           to be used for speeding up boot time on future reboots and/or
 267           power cycles.
 268
 269 config HAVE_MRC
 270         bool "Add a System Agent binary"
 271         depends on !HAVE_FSP
 272         help
 273           Select this option to add a System Agent binary to
 274           the resulting U-Boot image. MRC stands for Memory Reference Code.
 275           It is a binary blob which U-Boot uses to set up SDRAM.
 276
 277           Note: Without this binary U-Boot will not be able to set up its
 278           SDRAM so will not boot.
 279
 280 config CACHE_MRC_BIN
 281         bool
 282         depends on HAVE_MRC
 283         default n
 284         help
 285           Enable caching for the memory reference code binary. This uses an
 286           MTRR (memory type range register) to turn on caching for the section
 287           of SPI flash that contains the memory reference code. This makes
 288           SDRAM init run faster.
 289
 290 config CACHE_MRC_SIZE_KB
 291         int
 292         depends on HAVE_MRC
 293         default 512
 294         help
 295           Sets the size of the cached area for the memory reference code.
 296           This ends at the end of SPI flash (address 0xffffffff) and is
 297           measured in KB. Typically this is set to 512, providing for 0.5MB
 298           of cached space.
 299
 300 config DCACHE_RAM_BASE
 301         hex
 302         depends on HAVE_MRC
 303         help
 304           Sets the base of the data cache area in memory space. This is the
 305           start address of the cache-as-RAM (CAR) area and the address varies
 306           depending on the CPU. Once CAR is set up, read/write memory becomes
 307           available at this address and can be used temporarily until SDRAM
 308           is working.
 309
 310 config DCACHE_RAM_SIZE
 311         hex
 312         depends on HAVE_MRC
 313         default 0x40000
 314         help
 315           Sets the total size of the data cache area in memory space. This
 316           sets the size of the cache-as-RAM (CAR) area. Note that much of the
 317           CAR space is required by the MRC. The CAR space available to U-Boot
 318           is normally at the start and typically extends to 1/4 or 1/2 of the
 319           available size.
 320
 321 config DCACHE_RAM_MRC_VAR_SIZE
 322         hex
 323         depends on HAVE_MRC
 324         help
 325           This is the amount of CAR (Cache as RAM) reserved for use by the
 326           memory reference code. This depends on the implementation of the
 327           memory reference code and must be set correctly or the board will
 328           not boot.
 329
 330 config SMP
 331         bool "Enable Symmetric Multiprocessing"
 332         default n
 333         help
 334           Enable use of more than one CPU in U-Boot and the Operating System
 335           when loaded. Each CPU will be started up and information can be
 336           obtained using the 'cpu' command. If this option is disabled, then
 337           only one CPU will be enabled regardless of the number of CPUs
 338           available.
 339
 340 config MAX_CPUS
 341         int "Maximum number of CPUs permitted"
 342         depends on SMP
 343         default 4
 344         help
 345           When using multi-CPU chips it is possible for U-Boot to start up
 346           more than one CPU. The stack memory used by all of these CPUs is
 347           pre-allocated so at present U-Boot wants to know the maximum
 348           number of CPUs that may be present. Set this to at least as high
 349           as the number of CPUs in your system (it uses about 4KB of RAM for
 350           each CPU).
 351
 352 config AP_STACK_SIZE
 353         hex
 354         depends on SMP
 355         default 0x1000
 356         help
 357           Each additional CPU started by U-Boot requires its own stack. This
 358           option sets the stack size used by each CPU and directly affects
 359           the memory used by this initialisation process. Typically 4KB is
 360           enough space.
 361
 362 config HAVE_VGA_BIOS
 363         bool "Add a VGA BIOS image"
 364         help
 365           Select this option if you have a VGA BIOS image that you would
 366           like to add to your ROM.
 367
 368 config VGA_BIOS_FILE
 369         string "VGA BIOS image filename"
 370         depends on HAVE_VGA_BIOS
 371         default "vga.bin"
 372         help
 373           The filename of the VGA BIOS image in the board directory.
 374
 375 config VGA_BIOS_ADDR
 376         hex "VGA BIOS image location"
 377         depends on HAVE_VGA_BIOS
 378         default 0xfff90000
 379         help
 380           The location of VGA BIOS image in the SPI flash. For example, base
 381           address of 0xfff90000 indicates that the image will be put at offset
 382           0x90000 from the beginning of a 1MB flash device.
 383
 384 menu "System tables"
 385         depends on !EFI && !SYS_COREBOOT
 386
 387 config GENERATE_PIRQ_TABLE
 388         bool "Generate a PIRQ table"
 389         default n
 390         help
 391           Generate a PIRQ routing table for this board. The PIRQ routing table
 392           is generated by U-Boot in the system memory from 0xf0000 to 0xfffff
 393           at every 16-byte boundary with a PCI IRQ routing signature ("$PIR").
 394           It specifies the interrupt router information as well how all the PCI
 395           devices' interrupt pins are wired to PIRQs.
 396
 397 config GENERATE_SFI_TABLE
 398         bool "Generate a SFI (Simple Firmware Interface) table"
 399         help
 400           The Simple Firmware Interface (SFI) provides a lightweight method
 401           for platform firmware to pass information to the operating system
 402           via static tables in memory.  Kernel SFI support is required to
 403           boot on SFI-only platforms.  If you have ACPI tables then these are
 404           used instead.
 405
 406           U-Boot writes this table in write_sfi_table() just before booting
 407           the OS.
 408
 409           For more information, see http://simplefirmware.org
 410
 411 config GENERATE_MP_TABLE
 412         bool "Generate an MP (Multi-Processor) table"
 413         default n
 414         help
 415           Generate an MP (Multi-Processor) table for this board. The MP table
 416           provides a way for the operating system to support for symmetric
 417           multiprocessing as well as symmetric I/O interrupt handling with
 418           the local APIC and I/O APIC.
 419
 420 config GENERATE_ACPI_TABLE
 421         bool "Generate an ACPI (Advanced Configuration and Power Interface) table"
 422         default n
 423         help
 424           The Advanced Configuration and Power Interface (ACPI) specification
 425           provides an open standard for device configuration and management
 426           by the operating system. It defines platform-independent interfaces
 427           for configuration and power management monitoring.
 428
 429 config QEMU_ACPI_TABLE
 430         bool "Load ACPI table from QEMU fw_cfg interface"
 431         depends on GENERATE_ACPI_TABLE && QEMU
 432         default y
 433         help
 434           By default, U-Boot generates its own ACPI tables. This option, if
 435           enabled, disables U-Boot's version and loads ACPI tables generated
 436           by QEMU.
 437
 438 config GENERATE_SMBIOS_TABLE
 439         bool "Generate an SMBIOS (System Management BIOS) table"
 440         default y
 441         help
 442           The System Management BIOS (SMBIOS) specification addresses how
 443           motherboard and system vendors present management information about
 444           their products in a standard format by extending the BIOS interface
 445           on Intel architecture systems.
 446
 447           Check http://www.dmtf.org/standards/smbios for details.
 448
 449 endmenu
 450
 451 config MAX_PIRQ_LINKS
 452         int
 453         default 8
 454         help
 455           This variable specifies the number of PIRQ interrupt links which are
 456           routable. On most older chipsets, this is 4, PIRQA through PIRQD.
 457           Some newer chipsets offer more than four links, commonly up to PIRQH.
 458
 459 config IRQ_SLOT_COUNT
 460         int
 461         default 128
 462         help
 463           U-Boot can support up to 254 IRQ slot info in the PIRQ routing table
 464           which in turns forms a table of exact 4KiB. The default value 128
 465           should be enough for most boards. If this does not fit your board,
 466           change it according to your needs.
 467
 468 config PCIE_ECAM_BASE
 469         hex
 470         default 0xe0000000
 471         help
 472           This is the memory-mapped address of PCI configuration space, which
 473           is only available through the Enhanced Configuration Access
 474           Mechanism (ECAM) with PCI Express. It can be set up almost
 475           anywhere. Before it is set up, it is possible to access PCI
 476           configuration space through I/O access, but memory access is more
 477           convenient. Using this, PCI can be scanned and configured. This
 478           should be set to a region that does not conflict with memory
 479           assigned to PCI devices - i.e. the memory and prefetch regions, as
 480           passed to pci_set_region().
 481
 482 config PCIE_ECAM_SIZE
 483         hex
 484         default 0x10000000
 485         help
 486           This is the size of memory-mapped address of PCI configuration space,
 487           which is only available through the Enhanced Configuration Access
 488           Mechanism (ECAM) with PCI Express. Each bus consumes 1 MiB memory,
 489           so a default 0x10000000 size covers all of the 256 buses which is the
 490           maximum number of PCI buses as defined by the PCI specification.
 491
 492 config I8259_PIC
 493         bool
 494         default y
 495         help
 496           Intel 8259 ISA compatible chipset incorporates two 8259 (master and
 497           slave) interrupt controllers. Include this to have U-Boot set up
 498           the interrupt correctly.
 499
 500 config I8254_TIMER
 501         bool
 502         default y
 503         help
 504           Intel 8254 timer contains three counters which have fixed uses.
 505           Include this to have U-Boot set up the timer correctly.
 506
 507 config I8042_KEYB
 508         default y
 509
 510 config DM_KEYBOARD
 511         default y
 512
 513 config SEABIOS
 514         bool "Support booting SeaBIOS"
 515         help
 516           SeaBIOS is an open source implementation of a 16-bit X86 BIOS.
 517           It can run in an emulator or natively on X86 hardware with the use
 518           of coreboot/U-Boot. By turning on this option, U-Boot prepares
 519           all the configuration tables that are necessary to boot SeaBIOS.
 520
 521           Check http://www.seabios.org/SeaBIOS for details.
 522
 523 source "arch/x86/lib/efi/Kconfig"
 524
 525 endmenu