arch/x86/Kconfig

   1 menu "x86 architecture"
   2         depends on X86
   3
   4 config SYS_ARCH
   5         default "x86"
   6
   7 choice
   8         prompt "Run U-Boot in 32/64-bit mode"
   9         default X86_RUN_32BIT
  10         help
  11           U-Boot can be built as a 32-bit binary which runs in 32-bit mode
  12           even on 64-bit machines. In this case SPL is not used, and U-Boot
  13           runs directly from the reset vector (via 16-bit start-up).
  14
  15           Alternatively it can be run as a 64-bit binary, thus requiring a
  16           64-bit machine. In this case SPL runs in 32-bit mode (via 16-bit
  17           start-up) then jumps to U-Boot in 64-bit mode.
  18
  19           For now, 32-bit mode is recommended, as 64-bit is still
  20           experimental and is missing a lot of features.
  21
  22 config X86_RUN_32BIT
  23         bool "32-bit"
  24         help
  25           Build U-Boot as a 32-bit binary with no SPL. This is the currently
  26           supported normal setup. U-Boot will stay in 32-bit mode even on
  27           64-bit machines. When booting a 64-bit kernel, U-Boot will switch
  28           to 64-bit just before starting the kernel. Only the bottom 4GB of
  29           memory can be accessed through normal means, although
  30           arch_phys_memset() can be used for basic access to other memory.
  31
  32 config X86_RUN_64BIT
  33         bool "64-bit"
  34         select X86_64
  35         select SPL
  36         select SPL_SEPARATE_BSS
  37         help
  38           Build U-Boot as a 64-bit binary with a 32-bit SPL. This is
  39           experimental and many features are missing. U-Boot SPL starts up,
  40           runs through the 16-bit and 32-bit init, then switches to 64-bit
  41           mode and jumps to U-Boot proper.
  42
  43 endchoice
  44
  45 config X86_64
  46         bool
  47
  48 config SPL_X86_64
  49         bool
  50         depends on SPL
  51
  52 choice
  53         prompt "Mainboard vendor"
  54         default VENDOR_EMULATION
  55
  56 config VENDOR_ADVANTECH
  57         bool "advantech"
  58
  59 config VENDOR_CONGATEC
  60         bool "congatec"
  61
  62 config VENDOR_COREBOOT
  63         bool "coreboot"
  64
  65 config VENDOR_DFI
  66         bool "dfi"
  67
  68 config VENDOR_EFI
  69         bool "efi"
  70
  71 config VENDOR_EMULATION
  72         bool "emulation"
  73
  74 config VENDOR_GOOGLE
  75         bool "Google"
  76
  77 config VENDOR_INTEL
  78         bool "Intel"
  79
  80 endchoice
  81
  82 # subarchitectures-specific options below
  83 config INTEL_MID
  84         bool "Intel MID platform support"
  85         select REGMAP
  86         select SYSCON
  87         help
  88           Select to build a U-Boot capable of supporting Intel MID
  89           (Mobile Internet Device) platform systems which do not have
  90           the PCI legacy interfaces.
  91
  92           If you are building for a PC class system say N here.
  93
  94           Intel MID platforms are based on an Intel processor and
  95           chipset which consume less power than most of the x86
  96           derivatives.
  97
  98 # board-specific options below
  99 source "board/advantech/Kconfig"
 100 source "board/congatec/Kconfig"
 101 source "board/coreboot/Kconfig"
 102 source "board/dfi/Kconfig"
 103 source "board/efi/Kconfig"
 104 source "board/emulation/Kconfig"
 105 source "board/google/Kconfig"
 106 source "board/intel/Kconfig"
 107
 108 # platform-specific options below
 109 source "arch/x86/cpu/baytrail/Kconfig"
 110 source "arch/x86/cpu/braswell/Kconfig"
 111 source "arch/x86/cpu/broadwell/Kconfig"
 112 source "arch/x86/cpu/coreboot/Kconfig"
 113 source "arch/x86/cpu/ivybridge/Kconfig"
 114 source "arch/x86/cpu/efi/Kconfig"
 115 source "arch/x86/cpu/qemu/Kconfig"
 116 source "arch/x86/cpu/quark/Kconfig"
 117 source "arch/x86/cpu/queensbay/Kconfig"
 118 source "arch/x86/cpu/slimbootloader/Kconfig"
 119 source "arch/x86/cpu/tangier/Kconfig"
 120
 121 # architecture-specific options below
 122
 123 config AHCI
 124         default y
 125
 126 config SYS_MALLOC_F_LEN
 127         default 0x800
 128
 129 config RAMBASE
 130         hex
 131         default 0x100000
 132
 133 config XIP_ROM_SIZE
 134         hex
 135         depends on X86_RESET_VECTOR
 136         default ROM_SIZE
 137
 138 config CPU_ADDR_BITS
 139         int
 140         default 36
 141
 142 config HPET_ADDRESS
 143         hex
 144         default 0xfed00000 if !HPET_ADDRESS_OVERRIDE
 145
 146 config SMM_TSEG
 147         bool
 148         default n
 149
 150 config SMM_TSEG_SIZE
 151         hex
 152
 153 config X86_RESET_VECTOR
 154         bool
 155         default n
 156         select BINMAN
 157
 158 # The following options control where the 16-bit and 32-bit init lies
 159 # If SPL is enabled then it normally holds this init code, and U-Boot proper
 160 # is normally a 64-bit build.
 161 #
 162 # The 16-bit init refers to the reset vector and the small amount of code to
 163 # get the processor into 32-bit mode. It may be in SPL or in U-Boot proper,
 164 # or missing altogether if U-Boot is started from EFI or coreboot.
 165 #
 166 # The 32-bit init refers to processor init, running binary blobs including
 167 # FSP, setting up interrupts and anything else that needs to be done in
 168 # 32-bit code. It is normally in the same place as 16-bit init if that is
 169 # enabled (i.e. they are both in SPL, or both in U-Boot proper).
 170 config X86_16BIT_INIT
 171         bool
 172         depends on X86_RESET_VECTOR
 173         default y if X86_RESET_VECTOR && !SPL
 174         help
 175           This is enabled when 16-bit init is in U-Boot proper
 176
 177 config SPL_X86_16BIT_INIT
 178         bool
 179         depends on X86_RESET_VECTOR
 180         default y if X86_RESET_VECTOR && SPL && !TPL
 181         help
 182           This is enabled when 16-bit init is in SPL
 183
 184 config TPL_X86_16BIT_INIT
 185         bool
 186         depends on X86_RESET_VECTOR
 187         default y if X86_RESET_VECTOR && TPL
 188         help
 189           This is enabled when 16-bit init is in TPL
 190
 191 config X86_32BIT_INIT
 192         bool
 193         depends on X86_RESET_VECTOR
 194         default y if X86_RESET_VECTOR && !SPL
 195         help
 196           This is enabled when 32-bit init is in U-Boot proper
 197
 198 config SPL_X86_32BIT_INIT
 199         bool
 200         depends on X86_RESET_VECTOR
 201         default y if X86_RESET_VECTOR && SPL
 202         help
 203           This is enabled when 32-bit init is in SPL
 204
 205 config RESET_SEG_START
 206         hex
 207         depends on X86_RESET_VECTOR
 208         default 0xffff0000
 209
 210 config RESET_VEC_LOC
 211         hex
 212         depends on X86_RESET_VECTOR
 213         default 0xfffffff0
 214
 215 config SYS_X86_START16
 216         hex
 217         depends on X86_RESET_VECTOR
 218         default 0xfffff800
 219
 220 config X86_LOAD_FROM_32_BIT
 221         bool "Boot from a 32-bit program"
 222         help
 223           Define this to boot U-Boot from a 32-bit program which sets
 224           the GDT differently. This can be used to boot directly from
 225           any stage of coreboot, for example, bypassing the normal
 226           payload-loading feature.
 227
 228 config BOARD_ROMSIZE_KB_512
 229         bool
 230 config BOARD_ROMSIZE_KB_1024
 231         bool
 232 config BOARD_ROMSIZE_KB_2048
 233         bool
 234 config BOARD_ROMSIZE_KB_4096
 235         bool
 236 config BOARD_ROMSIZE_KB_8192
 237         bool
 238 config BOARD_ROMSIZE_KB_16384
 239         bool
 240
 241 choice
 242         prompt "ROM chip size"
 243         depends on X86_RESET_VECTOR
 244         default UBOOT_ROMSIZE_KB_512 if BOARD_ROMSIZE_KB_512
 245         default UBOOT_ROMSIZE_KB_1024 if BOARD_ROMSIZE_KB_1024
 246         default UBOOT_ROMSIZE_KB_2048 if BOARD_ROMSIZE_KB_2048
 247         default UBOOT_ROMSIZE_KB_4096 if BOARD_ROMSIZE_KB_4096
 248         default UBOOT_ROMSIZE_KB_8192 if BOARD_ROMSIZE_KB_8192
 249         default UBOOT_ROMSIZE_KB_16384 if BOARD_ROMSIZE_KB_16384
 250         help
 251           Select the size of the ROM chip you intend to flash U-Boot on.
 252
 253           The build system will take care of creating a u-boot.rom file
 254           of the matching size.
 255
 256 config UBOOT_ROMSIZE_KB_512
 257         bool "512 KB"
 258         help
 259           Choose this option if you have a 512 KB ROM chip.
 260
 261 config UBOOT_ROMSIZE_KB_1024
 262         bool "1024 KB (1 MB)"
 263         help
 264           Choose this option if you have a 1024 KB (1 MB) ROM chip.
 265
 266 config UBOOT_ROMSIZE_KB_2048
 267         bool "2048 KB (2 MB)"
 268         help
 269           Choose this option if you have a 2048 KB (2 MB) ROM chip.
 270
 271 config UBOOT_ROMSIZE_KB_4096
 272         bool "4096 KB (4 MB)"
 273         help
 274           Choose this option if you have a 4096 KB (4 MB) ROM chip.
 275
 276 config UBOOT_ROMSIZE_KB_8192
 277         bool "8192 KB (8 MB)"
 278         help
 279           Choose this option if you have a 8192 KB (8 MB) ROM chip.
 280
 281 config UBOOT_ROMSIZE_KB_16384
 282         bool "16384 KB (16 MB)"
 283         help
 284           Choose this option if you have a 16384 KB (16 MB) ROM chip.
 285
 286 endchoice
 287
 288 # Map the config names to an integer (KB).
 289 config UBOOT_ROMSIZE_KB
 290         int
 291         default 512 if UBOOT_ROMSIZE_KB_512
 292         default 1024 if UBOOT_ROMSIZE_KB_1024
 293         default 2048 if UBOOT_ROMSIZE_KB_2048
 294         default 4096 if UBOOT_ROMSIZE_KB_4096
 295         default 8192 if UBOOT_ROMSIZE_KB_8192
 296         default 16384 if UBOOT_ROMSIZE_KB_16384
 297
 298 # Map the config names to a hex value (bytes).
 299 config ROM_SIZE
 300         hex
 301         default 0x80000 if UBOOT_ROMSIZE_KB_512
 302         default 0x100000 if UBOOT_ROMSIZE_KB_1024
 303         default 0x200000 if UBOOT_ROMSIZE_KB_2048
 304         default 0x400000 if UBOOT_ROMSIZE_KB_4096
 305         default 0x800000 if UBOOT_ROMSIZE_KB_8192
 306         default 0xc00000 if UBOOT_ROMSIZE_KB_12288
 307         default 0x1000000 if UBOOT_ROMSIZE_KB_16384
 308
 309 config HAVE_INTEL_ME
 310         bool "Platform requires Intel Management Engine"
 311         help
 312           Newer higher-end devices have an Intel Management Engine (ME)
 313           which is a very large binary blob (typically 1.5MB) which is
 314           required for the platform to work. This enforces a particular
 315           SPI flash format. You will need to supply the me.bin file in
 316           your board directory.
 317
 318 config X86_RAMTEST
 319         bool "Perform a simple RAM test after SDRAM initialisation"
 320         help
 321           If there is something wrong with SDRAM then the platform will
 322           often crash within U-Boot or the kernel. This option enables a
 323           very simple RAM test that quickly checks whether the SDRAM seems
 324           to work correctly. It is not exhaustive but can save time by
 325           detecting obvious failures.
 326
 327 config FLASH_DESCRIPTOR_FILE
 328         string "Flash descriptor binary filename"
 329         depends on HAVE_INTEL_ME || FSP_VERSION2
 330         default "descriptor.bin"
 331         help
 332           The filename of the file to use as flash descriptor in the
 333           board directory.
 334
 335 config INTEL_ME_FILE
 336         string "Intel Management Engine binary filename"
 337         depends on HAVE_INTEL_ME
 338         default "me.bin"
 339         help
 340           The filename of the file to use as Intel Management Engine in the
 341           board directory.
 342
 343 config USE_HOB
 344         bool "Use HOB (Hand-Off Block)"
 345         help
 346           Select this option to access HOB (Hand-Off Block) data structures
 347           and parse HOBs. This HOB infra structure can be reused with
 348           different solutions across different platforms.
 349
 350 config HAVE_FSP
 351         bool "Add an Firmware Support Package binary"
 352         depends on !EFI
 353         select USE_HOB
 354         help
 355           Select this option to add an Firmware Support Package binary to
 356           the resulting U-Boot image. It is a binary blob which U-Boot uses
 357           to set up SDRAM and other chipset specific initialization.
 358
 359           Note: Without this binary U-Boot will not be able to set up its
 360           SDRAM so will not boot.
 361
 362 config USE_CAR
 363         bool "Use Cache-As-RAM (CAR) to get temporary RAM at start-up"
 364         default y if !HAVE_FSP
 365         help
 366           Select this option if your board uses CAR init code, typically in a
 367           car.S file, to get some initial memory for code execution. This is
 368           common with Intel CPUs which don't use FSP.
 369
 370 choice
 371         prompt "FSP version"
 372         depends on HAVE_FSP
 373         default FSP_VERSION1
 374         help
 375           Selects the FSP version to use. Intel has published several versions
 376           of the FSP External Architecture Specification and this allows
 377           selection of the version number used by a particular SoC.
 378
 379 config FSP_VERSION1
 380         bool "FSP version 1.x"
 381         help
 382           This covers versions 1.0 and 1.1a. See here for details:
 383           https://github.com/IntelFsp/fsp/wiki
 384
 385 config FSP_VERSION2
 386         bool "FSP version 2.x"
 387         help
 388           This covers versions 2.0 and 2.1. See here for details:
 389           https://github.com/IntelFsp/fsp/wiki
 390
 391 endchoice
 392
 393 config FSP_FILE
 394         string "Firmware Support Package binary filename"
 395         depends on FSP_VERSION1
 396         default "fsp.bin"
 397         help
 398           The filename of the file to use as Firmware Support Package binary
 399           in the board directory.
 400
 401 config FSP_ADDR
 402         hex "Firmware Support Package binary location"
 403         depends on FSP_VERSION1
 404         default 0xfffc0000
 405         help
 406           FSP is not Position Independent Code (PIC) and the whole FSP has to
 407           be rebased if it is placed at a location which is different from the
 408           perferred base address specified during the FSP build. Use Intel's
 409           Binary Configuration Tool (BCT) to do the rebase.
 410
 411           The default base address of 0xfffc0000 indicates that the binary must
 412           be located at offset 0xc0000 from the beginning of a 1MB flash device.
 413
 414 if FSP_VERSION2
 415
 416 config FSP_FILE_T
 417         string "Firmware Support Package binary filename (Temp RAM)"
 418         default "fsp_t.bin"
 419         help
 420           The filename of the file to use for the temporary-RAM init phase from
 421           the Firmware Support Package binary. Put this in the board directory.
 422           It is used to set up an initial area of RAM which can be used for the
 423           stack and other purposes, while bringing up the main system DRAM.
 424
 425 config FSP_ADDR_T
 426         hex "Firmware Support Package binary location (Temp RAM)"
 427         default 0xffff8000
 428         help
 429           FSP is not Position-Independent Code (PIC) and FSP components have to
 430           be rebased if placed at a location which is different from the
 431           perferred base address specified during the FSP build. Use Intel's
 432           Binary Configuration Tool (BCT) to do the rebase.
 433
 434 config FSP_FILE_M
 435         string "Firmware Support Package binary filename (Memory Init)"
 436         default "fsp_m.bin"
 437         help
 438           The filename of the file to use for the RAM init phase from the
 439           Firmware Support Package binary. Put this in the board directory.
 440           It is used to set up the main system DRAM and runs in SPL, once
 441           temporary RAM (CAR) is working.
 442
 443 config FSP_FILE_S
 444         string "Firmware Support Package binary filename (Silicon Init)"
 445         default "fsp_s.bin"
 446         help
 447           The filename of the file to use for the Silicon init phase from the
 448           Firmware Support Package binary. Put this in the board directory.
 449           It is used to set up the silicon to work correctly and must be
 450           executed after DRAM is running.
 451
 452 config IFWI_INPUT_FILE
 453         string "Filename containing FIT (Firmware Interface Table) with IFWI"
 454         default "fitimage.bin"
 455         help
 456           The IFWI is obtained by running a tool on this file to extract the
 457           IFWI. Put this in the board directory. The IFWI contains U-Boot TPL,
 458           microcode and other internal items.
 459
 460 endif
 461
 462 config FSP_TEMP_RAM_ADDR
 463         hex
 464         depends on FSP_VERSION1
 465         default 0x2000000
 466         help
 467           Stack top address which is used in fsp_init() after DRAM is ready and
 468           CAR is disabled.
 469
 470 config FSP_SYS_MALLOC_F_LEN
 471         hex
 472         depends on FSP_VERSION1
 473         default 0x100000
 474         help
 475           Additional size of malloc() pool before relocation.
 476
 477 config FSP_USE_UPD
 478         bool
 479         depends on FSP_VERSION1
 480         default y
 481         help
 482           Most FSPs use UPD data region for some FSP customization. But there
 483           are still some FSPs that might not even have UPD. For such FSPs,
 484           override this to n in their platform Kconfig files.
 485
 486 config FSP_BROKEN_HOB
 487         bool
 488         depends on FSP_VERSION1
 489         help
 490           Indicate some buggy FSPs that does not report memory used by FSP
 491           itself as reserved in the resource descriptor HOB. Select this to
 492           tell U-Boot to do some additional work to ensure U-Boot relocation
 493           do not overwrite the important boot service data which is used by
 494           FSP, otherwise the subsequent call to fsp_notify() will fail.
 495
 496 config ENABLE_MRC_CACHE
 497         bool "Enable MRC cache"
 498         depends on !EFI && !SYS_COREBOOT
 499         help
 500           Enable this feature to cause MRC data to be cached in NV storage
 501           to be used for speeding up boot time on future reboots and/or
 502           power cycles.
 503
 504           For platforms that use Intel FSP for the memory initialization,
 505           please check FSP output HOB via U-Boot command 'fsp hob' to see
 506           if there is FSP_NON_VOLATILE_STORAGE_HOB_GUID (asm/fsp1/fsp_hob.h).
 507           If such GUID does not exist, MRC cache is not available on such
 508           platform (eg: Intel Queensbay), which means selecting this option
 509           here does not make any difference.
 510
 511 config HAVE_MRC
 512         bool "Add a System Agent binary"
 513         depends on !HAVE_FSP
 514         help
 515           Select this option to add a System Agent binary to
 516           the resulting U-Boot image. MRC stands for Memory Reference Code.
 517           It is a binary blob which U-Boot uses to set up SDRAM.
 518
 519           Note: Without this binary U-Boot will not be able to set up its
 520           SDRAM so will not boot.
 521
 522 config CACHE_MRC_BIN
 523         bool
 524         depends on HAVE_MRC
 525         default n
 526         help
 527           Enable caching for the memory reference code binary. This uses an
 528           MTRR (memory type range register) to turn on caching for the section
 529           of SPI flash that contains the memory reference code. This makes
 530           SDRAM init run faster.
 531
 532 config CACHE_MRC_SIZE_KB
 533         int
 534         depends on HAVE_MRC
 535         default 512
 536         help
 537           Sets the size of the cached area for the memory reference code.
 538           This ends at the end of SPI flash (address 0xffffffff) and is
 539           measured in KB. Typically this is set to 512, providing for 0.5MB
 540           of cached space.
 541
 542 config DCACHE_RAM_BASE
 543         hex
 544         depends on HAVE_MRC
 545         help
 546           Sets the base of the data cache area in memory space. This is the
 547           start address of the cache-as-RAM (CAR) area and the address varies
 548           depending on the CPU. Once CAR is set up, read/write memory becomes
 549           available at this address and can be used temporarily until SDRAM
 550           is working.
 551
 552 config DCACHE_RAM_SIZE
 553         hex
 554         depends on HAVE_MRC
 555         default 0x40000
 556         help
 557           Sets the total size of the data cache area in memory space. This
 558           sets the size of the cache-as-RAM (CAR) area. Note that much of the
 559           CAR space is required by the MRC. The CAR space available to U-Boot
 560           is normally at the start and typically extends to 1/4 or 1/2 of the
 561           available size.
 562
 563 config DCACHE_RAM_MRC_VAR_SIZE
 564         hex
 565         depends on HAVE_MRC
 566         help
 567           This is the amount of CAR (Cache as RAM) reserved for use by the
 568           memory reference code. This depends on the implementation of the
 569           memory reference code and must be set correctly or the board will
 570           not boot.
 571
 572 config HAVE_REFCODE
 573         bool "Add a Reference Code binary"
 574         help
 575           Select this option to add a Reference Code binary to the resulting
 576           U-Boot image. This is an Intel binary blob that handles system
 577           initialisation, in this case the PCH and System Agent.
 578
 579           Note: Without this binary (on platforms that need it such as
 580           broadwell) U-Boot will be missing some critical setup steps.
 581           Various peripherals may fail to work.
 582
 583 config SMP
 584         bool "Enable Symmetric Multiprocessing"
 585         default n
 586         help
 587           Enable use of more than one CPU in U-Boot and the Operating System
 588           when loaded. Each CPU will be started up and information can be
 589           obtained using the 'cpu' command. If this option is disabled, then
 590           only one CPU will be enabled regardless of the number of CPUs
 591           available.
 592
 593 config MAX_CPUS
 594         int "Maximum number of CPUs permitted"
 595         depends on SMP
 596         default 4
 597         help
 598           When using multi-CPU chips it is possible for U-Boot to start up
 599           more than one CPU. The stack memory used by all of these CPUs is
 600           pre-allocated so at present U-Boot wants to know the maximum
 601           number of CPUs that may be present. Set this to at least as high
 602           as the number of CPUs in your system (it uses about 4KB of RAM for
 603           each CPU).
 604
 605 config AP_STACK_SIZE
 606         hex
 607         depends on SMP
 608         default 0x1000
 609         help
 610           Each additional CPU started by U-Boot requires its own stack. This
 611           option sets the stack size used by each CPU and directly affects
 612           the memory used by this initialisation process. Typically 4KB is
 613           enough space.
 614
 615 config CPU_INTEL_TURBO_NOT_PACKAGE_SCOPED
 616         bool
 617         help
 618           This option indicates that the turbo mode setting is not package
 619           scoped. i.e. turbo_enable() needs to be called on not just the
 620           bootstrap processor (BSP).
 621
 622 config HAVE_VGA_BIOS
 623         bool "Add a VGA BIOS image"
 624         help
 625           Select this option if you have a VGA BIOS image that you would
 626           like to add to your ROM.
 627
 628 config VGA_BIOS_FILE
 629         string "VGA BIOS image filename"
 630         depends on HAVE_VGA_BIOS
 631         default "vga.bin"
 632         help
 633           The filename of the VGA BIOS image in the board directory.
 634
 635 config VGA_BIOS_ADDR
 636         hex "VGA BIOS image location"
 637         depends on HAVE_VGA_BIOS
 638         default 0xfff90000
 639         help
 640           The location of VGA BIOS image in the SPI flash. For example, base
 641           address of 0xfff90000 indicates that the image will be put at offset
 642           0x90000 from the beginning of a 1MB flash device.
 643
 644 config HAVE_VBT
 645         bool "Add a Video BIOS Table (VBT) image"
 646         depends on HAVE_FSP
 647         help
 648           Select this option if you have a Video BIOS Table (VBT) image that
 649           you would like to add to your ROM. This is normally required if you
 650           are using an Intel FSP firmware that is complaint with spec 1.1 or
 651           later to initialize the integrated graphics device (IGD).
 652
 653           Video BIOS Table, or VBT, provides platform and board specific
 654           configuration information to the driver that is not discoverable
 655           or available through other means. By other means the most used
 656           method here is to read EDID table from the attached monitor, over
 657           Display Data Channel (DDC) using two pin I2C serial interface. VBT
 658           configuration is related to display hardware and is available via
 659           the ACPI OpRegion or, on older systems, in the PCI ROM (Option ROM).
 660
 661 config VBT_FILE
 662         string "Video BIOS Table (VBT) image filename"
 663         depends on HAVE_VBT
 664         default "vbt.bin"
 665         help
 666           The filename of the file to use as Video BIOS Table (VBT) image
 667           in the board directory.
 668
 669 config VBT_ADDR
 670         hex "Video BIOS Table (VBT) image location"
 671         depends on HAVE_VBT
 672         default 0xfff90000
 673         help
 674           The location of Video BIOS Table (VBT) image in the SPI flash. For
 675           example, base address of 0xfff90000 indicates that the image will
 676           be put at offset 0x90000 from the beginning of a 1MB flash device.
 677
 678 config VIDEO_FSP
 679         bool "Enable FSP framebuffer driver support"
 680         depends on HAVE_VBT && DM_VIDEO
 681         help
 682           Turn on this option to enable a framebuffer driver when U-Boot is
 683           using Video BIOS Table (VBT) image for FSP firmware to initialize
 684           the integrated graphics device.
 685
 686 config ROM_TABLE_ADDR
 687         hex
 688         default 0xf0000
 689         help
 690           All x86 tables happen to like the address range from 0x0f0000
 691           to 0x100000. We use 0xf0000 as the starting address to store
 692           those tables, including PIRQ routing table, Multi-Processor
 693           table and ACPI table.
 694
 695 config ROM_TABLE_SIZE
 696         hex
 697         default 0x10000
 698
 699 menu "System tables"
 700         depends on !EFI && !SYS_COREBOOT
 701
 702 config GENERATE_PIRQ_TABLE
 703         bool "Generate a PIRQ table"
 704         default n
 705         help
 706           Generate a PIRQ routing table for this board. The PIRQ routing table
 707           is generated by U-Boot in the system memory from 0xf0000 to 0xfffff
 708           at every 16-byte boundary with a PCI IRQ routing signature ("$PIR").
 709           It specifies the interrupt router information as well how all the PCI
 710           devices' interrupt pins are wired to PIRQs.
 711
 712 config GENERATE_SFI_TABLE
 713         bool "Generate a SFI (Simple Firmware Interface) table"
 714         help
 715           The Simple Firmware Interface (SFI) provides a lightweight method
 716           for platform firmware to pass information to the operating system
 717           via static tables in memory.  Kernel SFI support is required to
 718           boot on SFI-only platforms.  If you have ACPI tables then these are
 719           used instead.
 720
 721           U-Boot writes this table in write_sfi_table() just before booting
 722           the OS.
 723
 724           For more information, see http://simplefirmware.org
 725
 726 config GENERATE_MP_TABLE
 727         bool "Generate an MP (Multi-Processor) table"
 728         default n
 729         help
 730           Generate an MP (Multi-Processor) table for this board. The MP table
 731           provides a way for the operating system to support for symmetric
 732           multiprocessing as well as symmetric I/O interrupt handling with
 733           the local APIC and I/O APIC.
 734
 735 config GENERATE_ACPI_TABLE
 736         bool "Generate an ACPI (Advanced Configuration and Power Interface) table"
 737         default n
 738         select QFW if QEMU
 739         help
 740           The Advanced Configuration and Power Interface (ACPI) specification
 741           provides an open standard for device configuration and management
 742           by the operating system. It defines platform-independent interfaces
 743           for configuration and power management monitoring.
 744
 745 endmenu
 746
 747 config HAVE_ACPI_RESUME
 748         bool "Enable ACPI S3 resume"
 749         select ENABLE_MRC_CACHE
 750         help
 751           Select this to enable ACPI S3 resume. S3 is an ACPI-defined sleeping
 752           state where all system context is lost except system memory. U-Boot
 753           is responsible for restoring the machine state as it was before sleep.
 754           It needs restore the memory controller, without overwriting memory
 755           which is not marked as reserved. For the peripherals which lose their
 756           registers, U-Boot needs to write the original value. When everything
 757           is done, U-Boot needs to find out the wakeup vector provided by OSes
 758           and jump there.
 759
 760 config S3_VGA_ROM_RUN
 761         bool "Re-run VGA option ROMs on S3 resume"
 762         depends on HAVE_ACPI_RESUME
 763         help
 764           Execute VGA option ROMs in U-Boot when resuming from S3. Normally
 765           this is needed when graphics console is being used in the kernel.
 766
 767           Turning it off can reduce some resume time, but be aware that your
 768           graphics console won't work without VGA options ROMs. Set it to N
 769           if your kernel is only on a serial console.
 770
 771 config STACK_SIZE
 772         hex
 773         depends on HAVE_ACPI_RESUME
 774         default 0x1000
 775         help
 776           Estimated U-Boot's runtime stack size that needs to be reserved
 777           during an ACPI S3 resume.
 778
 779 config MAX_PIRQ_LINKS
 780         int
 781         default 8
 782         help
 783           This variable specifies the number of PIRQ interrupt links which are
 784           routable. On most older chipsets, this is 4, PIRQA through PIRQD.
 785           Some newer chipsets offer more than four links, commonly up to PIRQH.
 786
 787 config IRQ_SLOT_COUNT
 788         int
 789         default 128
 790         help
 791           U-Boot can support up to 254 IRQ slot info in the PIRQ routing table
 792           which in turns forms a table of exact 4KiB. The default value 128
 793           should be enough for most boards. If this does not fit your board,
 794           change it according to your needs.
 795
 796 config PCIE_ECAM_BASE
 797         hex
 798         default 0xe0000000
 799         help
 800           This is the memory-mapped address of PCI configuration space, which
 801           is only available through the Enhanced Configuration Access
 802           Mechanism (ECAM) with PCI Express. It can be set up almost
 803           anywhere. Before it is set up, it is possible to access PCI
 804           configuration space through I/O access, but memory access is more
 805           convenient. Using this, PCI can be scanned and configured. This
 806           should be set to a region that does not conflict with memory
 807           assigned to PCI devices - i.e. the memory and prefetch regions, as
 808           passed to pci_set_region().
 809
 810 config PCIE_ECAM_SIZE
 811         hex
 812         default 0x10000000
 813         help
 814           This is the size of memory-mapped address of PCI configuration space,
 815           which is only available through the Enhanced Configuration Access
 816           Mechanism (ECAM) with PCI Express. Each bus consumes 1 MiB memory,
 817           so a default 0x10000000 size covers all of the 256 buses which is the
 818           maximum number of PCI buses as defined by the PCI specification.
 819
 820 config I8259_PIC
 821         bool "Enable Intel 8259 compatible interrupt controller"
 822         default y
 823         help
 824           Intel 8259 ISA compatible chipset incorporates two 8259 (master and
 825           slave) interrupt controllers. Include this to have U-Boot set up
 826           the interrupt correctly.
 827
 828 config APIC
 829         bool "Enable Intel Advanced Programmable Interrupt Controller"
 830         default y
 831         help
 832           The (A)dvanced (P)rogrammable (I)nterrupt (C)ontroller is responsible
 833           for catching interrupts and distributing them to one or more CPU
 834           cores. In most cases there are some LAPICs (local) for each core and
 835           one I/O APIC. This conjunction is found on most modern x86 systems.
 836
 837 config PINCTRL_ICH6
 838         bool
 839         help
 840           Intel ICH6 compatible chipset pinctrl driver. It needs to work
 841           together with the ICH6 compatible gpio driver.
 842
 843 config I8254_TIMER
 844         bool
 845         default y
 846         help
 847           Intel 8254 timer contains three counters which have fixed uses.
 848           Include this to have U-Boot set up the timer correctly.
 849
 850 config SEABIOS
 851         bool "Support booting SeaBIOS"
 852         help
 853           SeaBIOS is an open source implementation of a 16-bit X86 BIOS.
 854           It can run in an emulator or natively on X86 hardware with the use
 855           of coreboot/U-Boot. By turning on this option, U-Boot prepares
 856           all the configuration tables that are necessary to boot SeaBIOS.
 857
 858           Check http://www.seabios.org/SeaBIOS for details.
 859
 860 config HIGH_TABLE_SIZE
 861         hex "Size of configuration tables which reside in high memory"
 862         default 0x10000
 863         depends on SEABIOS
 864         help
 865           SeaBIOS itself resides in E seg and F seg, where U-Boot puts all
 866           configuration tables like PIRQ/MP/ACPI. To avoid conflicts, U-Boot
 867           puts a copy of configuration tables in high memory region which
 868           is reserved on the stack before relocation. The region size is
 869           determined by this option.
 870
 871           Increse it if the default size does not fit the board's needs.
 872           This is most likely due to a large ACPI DSDT table is used.
 873
 874 endmenu