arch/x86/Kconfig

   1 menu "x86 architecture"
   2         depends on X86
   3
   4 config SYS_ARCH
   5         default "x86"
   6
   7 choice
   8         prompt "Run U-Boot in 32/64-bit mode"
   9         default X86_RUN_32BIT
  10         help
  11           U-Boot can be built as a 32-bit binary which runs in 32-bit mode
  12           even on 64-bit machines. In this case SPL is not used, and U-Boot
  13           runs directly from the reset vector (via 16-bit start-up).
  14
  15           Alternatively it can be run as a 64-bit binary, thus requiring a
  16           64-bit machine. In this case SPL runs in 32-bit mode (via 16-bit
  17           start-up) then jumps to U-Boot in 64-bit mode.
  18
  19           For now, 32-bit mode is recommended, as 64-bit is still
  20           experimental and is missing a lot of features.
  21
  22 config X86_RUN_32BIT
  23         bool "32-bit"
  24         help
  25           Build U-Boot as a 32-bit binary with no SPL. This is the currently
  26           supported normal setup. U-Boot will stay in 32-bit mode even on
  27           64-bit machines. When booting a 64-bit kernel, U-Boot will switch
  28           to 64-bit just before starting the kernel. Only the bottom 4GB of
  29           memory can be accessed through normal means, although
  30           arch_phys_memset() can be used for basic access to other memory.
  31
  32 config X86_RUN_64BIT
  33         bool "64-bit"
  34         select X86_64
  35         select SPL
  36         select SPL_SEPARATE_BSS
  37         help
  38           Build U-Boot as a 64-bit binary with a 32-bit SPL. This is
  39           experimental and many features are missing. U-Boot SPL starts up,
  40           runs through the 16-bit and 32-bit init, then switches to 64-bit
  41           mode and jumps to U-Boot proper.
  42
  43 endchoice
  44
  45 config X86_64
  46         bool
  47
  48 config SPL_X86_64
  49         bool
  50         depends on SPL
  51
  52 choice
  53         prompt "Mainboard vendor"
  54         default VENDOR_EMULATION
  55
  56 config VENDOR_ADVANTECH
  57         bool "advantech"
  58
  59 config VENDOR_CONGATEC
  60         bool "congatec"
  61
  62 config VENDOR_COREBOOT
  63         bool "coreboot"
  64
  65 config VENDOR_DFI
  66         bool "dfi"
  67
  68 config VENDOR_EFI
  69         bool "efi"
  70
  71 config VENDOR_EMULATION
  72         bool "emulation"
  73
  74 config VENDOR_GOOGLE
  75         bool "Google"
  76
  77 config VENDOR_INTEL
  78         bool "Intel"
  79
  80 endchoice
  81
  82 # subarchitectures-specific options below
  83 config INTEL_MID
  84         bool "Intel MID platform support"
  85         select REGMAP
  86         select SYSCON
  87         help
  88           Select to build a U-Boot capable of supporting Intel MID
  89           (Mobile Internet Device) platform systems which do not have
  90           the PCI legacy interfaces.
  91
  92           If you are building for a PC class system say N here.
  93
  94           Intel MID platforms are based on an Intel processor and
  95           chipset which consume less power than most of the x86
  96           derivatives.
  97
  98 # board-specific options below
  99 source "board/advantech/Kconfig"
 100 source "board/congatec/Kconfig"
 101 source "board/coreboot/Kconfig"
 102 source "board/dfi/Kconfig"
 103 source "board/efi/Kconfig"
 104 source "board/emulation/Kconfig"
 105 source "board/google/Kconfig"
 106 source "board/intel/Kconfig"
 107
 108 # platform-specific options below
 109 source "arch/x86/cpu/baytrail/Kconfig"
 110 source "arch/x86/cpu/braswell/Kconfig"
 111 source "arch/x86/cpu/broadwell/Kconfig"
 112 source "arch/x86/cpu/coreboot/Kconfig"
 113 source "arch/x86/cpu/ivybridge/Kconfig"
 114 source "arch/x86/cpu/efi/Kconfig"
 115 source "arch/x86/cpu/qemu/Kconfig"
 116 source "arch/x86/cpu/quark/Kconfig"
 117 source "arch/x86/cpu/queensbay/Kconfig"
 118 source "arch/x86/cpu/slimbootloader/Kconfig"
 119 source "arch/x86/cpu/tangier/Kconfig"
 120
 121 # architecture-specific options below
 122
 123 config AHCI
 124         default y
 125
 126 config SYS_MALLOC_F_LEN
 127         default 0x800
 128
 129 config RAMBASE
 130         hex
 131         default 0x100000
 132
 133 config XIP_ROM_SIZE
 134         hex
 135         depends on X86_RESET_VECTOR
 136         default ROM_SIZE
 137
 138 config CPU_ADDR_BITS
 139         int
 140         default 36
 141
 142 config HPET_ADDRESS
 143         hex
 144         default 0xfed00000 if !HPET_ADDRESS_OVERRIDE
 145
 146 config SMM_TSEG
 147         bool
 148         default n
 149
 150 config SMM_TSEG_SIZE
 151         hex
 152
 153 config X86_RESET_VECTOR
 154         bool
 155         default n
 156         select BINMAN
 157
 158 # The following options control where the 16-bit and 32-bit init lies
 159 # If SPL is enabled then it normally holds this init code, and U-Boot proper
 160 # is normally a 64-bit build.
 161 #
 162 # The 16-bit init refers to the reset vector and the small amount of code to
 163 # get the processor into 32-bit mode. It may be in SPL or in U-Boot proper,
 164 # or missing altogether if U-Boot is started from EFI or coreboot.
 165 #
 166 # The 32-bit init refers to processor init, running binary blobs including
 167 # FSP, setting up interrupts and anything else that needs to be done in
 168 # 32-bit code. It is normally in the same place as 16-bit init if that is
 169 # enabled (i.e. they are both in SPL, or both in U-Boot proper).
 170 config X86_16BIT_INIT
 171         bool
 172         depends on X86_RESET_VECTOR
 173         default y if X86_RESET_VECTOR && !SPL
 174         help
 175           This is enabled when 16-bit init is in U-Boot proper
 176
 177 config SPL_X86_16BIT_INIT
 178         bool
 179         depends on X86_RESET_VECTOR
 180         default y if X86_RESET_VECTOR && SPL && !TPL
 181         help
 182           This is enabled when 16-bit init is in SPL
 183
 184 config TPL_X86_16BIT_INIT
 185         bool
 186         depends on X86_RESET_VECTOR
 187         default y if X86_RESET_VECTOR && TPL
 188         help
 189           This is enabled when 16-bit init is in TPL
 190
 191 config X86_32BIT_INIT
 192         bool
 193         depends on X86_RESET_VECTOR
 194         default y if X86_RESET_VECTOR && !SPL
 195         help
 196           This is enabled when 32-bit init is in U-Boot proper
 197
 198 config SPL_X86_32BIT_INIT
 199         bool
 200         depends on X86_RESET_VECTOR
 201         default y if X86_RESET_VECTOR && SPL
 202         help
 203           This is enabled when 32-bit init is in SPL
 204
 205 config RESET_SEG_START
 206         hex
 207         depends on X86_RESET_VECTOR
 208         default 0xffff0000
 209
 210 config RESET_VEC_LOC
 211         hex
 212         depends on X86_RESET_VECTOR
 213         default 0xfffffff0
 214
 215 config SYS_X86_START16
 216         hex
 217         depends on X86_RESET_VECTOR
 218         default 0xfffff800
 219
 220 config HAVE_X86_FIT
 221         bool
 222         help
 223           Enable inclusion of an Intel Firmware Interface Table (FIT) into the
 224           image. This table is supposed to point to microcode and the like. So
 225           far it is just a fixed table with the minimum set of headers, so that
 226           it is actually present.
 227
 228 config X86_LOAD_FROM_32_BIT
 229         bool "Boot from a 32-bit program"
 230         help
 231           Define this to boot U-Boot from a 32-bit program which sets
 232           the GDT differently. This can be used to boot directly from
 233           any stage of coreboot, for example, bypassing the normal
 234           payload-loading feature.
 235
 236 config BOARD_ROMSIZE_KB_512
 237         bool
 238 config BOARD_ROMSIZE_KB_1024
 239         bool
 240 config BOARD_ROMSIZE_KB_2048
 241         bool
 242 config BOARD_ROMSIZE_KB_4096
 243         bool
 244 config BOARD_ROMSIZE_KB_8192
 245         bool
 246 config BOARD_ROMSIZE_KB_16384
 247         bool
 248
 249 choice
 250         prompt "ROM chip size"
 251         depends on X86_RESET_VECTOR
 252         default UBOOT_ROMSIZE_KB_512 if BOARD_ROMSIZE_KB_512
 253         default UBOOT_ROMSIZE_KB_1024 if BOARD_ROMSIZE_KB_1024
 254         default UBOOT_ROMSIZE_KB_2048 if BOARD_ROMSIZE_KB_2048
 255         default UBOOT_ROMSIZE_KB_4096 if BOARD_ROMSIZE_KB_4096
 256         default UBOOT_ROMSIZE_KB_8192 if BOARD_ROMSIZE_KB_8192
 257         default UBOOT_ROMSIZE_KB_16384 if BOARD_ROMSIZE_KB_16384
 258         help
 259           Select the size of the ROM chip you intend to flash U-Boot on.
 260
 261           The build system will take care of creating a u-boot.rom file
 262           of the matching size.
 263
 264 config UBOOT_ROMSIZE_KB_512
 265         bool "512 KB"
 266         help
 267           Choose this option if you have a 512 KB ROM chip.
 268
 269 config UBOOT_ROMSIZE_KB_1024
 270         bool "1024 KB (1 MB)"
 271         help
 272           Choose this option if you have a 1024 KB (1 MB) ROM chip.
 273
 274 config UBOOT_ROMSIZE_KB_2048
 275         bool "2048 KB (2 MB)"
 276         help
 277           Choose this option if you have a 2048 KB (2 MB) ROM chip.
 278
 279 config UBOOT_ROMSIZE_KB_4096
 280         bool "4096 KB (4 MB)"
 281         help
 282           Choose this option if you have a 4096 KB (4 MB) ROM chip.
 283
 284 config UBOOT_ROMSIZE_KB_8192
 285         bool "8192 KB (8 MB)"
 286         help
 287           Choose this option if you have a 8192 KB (8 MB) ROM chip.
 288
 289 config UBOOT_ROMSIZE_KB_16384
 290         bool "16384 KB (16 MB)"
 291         help
 292           Choose this option if you have a 16384 KB (16 MB) ROM chip.
 293
 294 endchoice
 295
 296 # Map the config names to an integer (KB).
 297 config UBOOT_ROMSIZE_KB
 298         int
 299         default 512 if UBOOT_ROMSIZE_KB_512
 300         default 1024 if UBOOT_ROMSIZE_KB_1024
 301         default 2048 if UBOOT_ROMSIZE_KB_2048
 302         default 4096 if UBOOT_ROMSIZE_KB_4096
 303         default 8192 if UBOOT_ROMSIZE_KB_8192
 304         default 16384 if UBOOT_ROMSIZE_KB_16384
 305
 306 # Map the config names to a hex value (bytes).
 307 config ROM_SIZE
 308         hex
 309         default 0x80000 if UBOOT_ROMSIZE_KB_512
 310         default 0x100000 if UBOOT_ROMSIZE_KB_1024
 311         default 0x200000 if UBOOT_ROMSIZE_KB_2048
 312         default 0x400000 if UBOOT_ROMSIZE_KB_4096
 313         default 0x800000 if UBOOT_ROMSIZE_KB_8192
 314         default 0xc00000 if UBOOT_ROMSIZE_KB_12288
 315         default 0x1000000 if UBOOT_ROMSIZE_KB_16384
 316
 317 config HAVE_INTEL_ME
 318         bool "Platform requires Intel Management Engine"
 319         help
 320           Newer higher-end devices have an Intel Management Engine (ME)
 321           which is a very large binary blob (typically 1.5MB) which is
 322           required for the platform to work. This enforces a particular
 323           SPI flash format. You will need to supply the me.bin file in
 324           your board directory.
 325
 326 config X86_RAMTEST
 327         bool "Perform a simple RAM test after SDRAM initialisation"
 328         help
 329           If there is something wrong with SDRAM then the platform will
 330           often crash within U-Boot or the kernel. This option enables a
 331           very simple RAM test that quickly checks whether the SDRAM seems
 332           to work correctly. It is not exhaustive but can save time by
 333           detecting obvious failures.
 334
 335 config FLASH_DESCRIPTOR_FILE
 336         string "Flash descriptor binary filename"
 337         depends on HAVE_INTEL_ME || FSP_VERSION2
 338         default "descriptor.bin"
 339         help
 340           The filename of the file to use as flash descriptor in the
 341           board directory.
 342
 343 config INTEL_ME_FILE
 344         string "Intel Management Engine binary filename"
 345         depends on HAVE_INTEL_ME
 346         default "me.bin"
 347         help
 348           The filename of the file to use as Intel Management Engine in the
 349           board directory.
 350
 351 config USE_HOB
 352         bool "Use HOB (Hand-Off Block)"
 353         help
 354           Select this option to access HOB (Hand-Off Block) data structures
 355           and parse HOBs. This HOB infra structure can be reused with
 356           different solutions across different platforms.
 357
 358 config HAVE_FSP
 359         bool "Add an Firmware Support Package binary"
 360         depends on !EFI
 361         select USE_HOB
 362         help
 363           Select this option to add an Firmware Support Package binary to
 364           the resulting U-Boot image. It is a binary blob which U-Boot uses
 365           to set up SDRAM and other chipset specific initialization.
 366
 367           Note: Without this binary U-Boot will not be able to set up its
 368           SDRAM so will not boot.
 369
 370 config USE_CAR
 371         bool "Use Cache-As-RAM (CAR) to get temporary RAM at start-up"
 372         default y if !HAVE_FSP
 373         help
 374           Select this option if your board uses CAR init code, typically in a
 375           car.S file, to get some initial memory for code execution. This is
 376           common with Intel CPUs which don't use FSP.
 377
 378 choice
 379         prompt "FSP version"
 380         depends on HAVE_FSP
 381         default FSP_VERSION1
 382         help
 383           Selects the FSP version to use. Intel has published several versions
 384           of the FSP External Architecture Specification and this allows
 385           selection of the version number used by a particular SoC.
 386
 387 config FSP_VERSION1
 388         bool "FSP version 1.x"
 389         help
 390           This covers versions 1.0 and 1.1a. See here for details:
 391           https://github.com/IntelFsp/fsp/wiki
 392
 393 config FSP_VERSION2
 394         bool "FSP version 2.x"
 395         help
 396           This covers versions 2.0 and 2.1. See here for details:
 397           https://github.com/IntelFsp/fsp/wiki
 398
 399 endchoice
 400
 401 config FSP_FILE
 402         string "Firmware Support Package binary filename"
 403         depends on FSP_VERSION1
 404         default "fsp.bin"
 405         help
 406           The filename of the file to use as Firmware Support Package binary
 407           in the board directory.
 408
 409 config FSP_ADDR
 410         hex "Firmware Support Package binary location"
 411         depends on FSP_VERSION1
 412         default 0xfffc0000
 413         help
 414           FSP is not Position Independent Code (PIC) and the whole FSP has to
 415           be rebased if it is placed at a location which is different from the
 416           perferred base address specified during the FSP build. Use Intel's
 417           Binary Configuration Tool (BCT) to do the rebase.
 418
 419           The default base address of 0xfffc0000 indicates that the binary must
 420           be located at offset 0xc0000 from the beginning of a 1MB flash device.
 421
 422 if FSP_VERSION2
 423
 424 config FSP_FILE_T
 425         string "Firmware Support Package binary filename (Temp RAM)"
 426         default "fsp_t.bin"
 427         help
 428           The filename of the file to use for the temporary-RAM init phase from
 429           the Firmware Support Package binary. Put this in the board directory.
 430           It is used to set up an initial area of RAM which can be used for the
 431           stack and other purposes, while bringing up the main system DRAM.
 432
 433 config FSP_ADDR_T
 434         hex "Firmware Support Package binary location (Temp RAM)"
 435         default 0xffff8000
 436         help
 437           FSP is not Position-Independent Code (PIC) and FSP components have to
 438           be rebased if placed at a location which is different from the
 439           perferred base address specified during the FSP build. Use Intel's
 440           Binary Configuration Tool (BCT) to do the rebase.
 441
 442 config FSP_FILE_M
 443         string "Firmware Support Package binary filename (Memory Init)"
 444         default "fsp_m.bin"
 445         help
 446           The filename of the file to use for the RAM init phase from the
 447           Firmware Support Package binary. Put this in the board directory.
 448           It is used to set up the main system DRAM and runs in SPL, once
 449           temporary RAM (CAR) is working.
 450
 451 config FSP_FILE_S
 452         string "Firmware Support Package binary filename (Silicon Init)"
 453         default "fsp_s.bin"
 454         help
 455           The filename of the file to use for the Silicon init phase from the
 456           Firmware Support Package binary. Put this in the board directory.
 457           It is used to set up the silicon to work correctly and must be
 458           executed after DRAM is running.
 459
 460 config IFWI_INPUT_FILE
 461         string "Filename containing FIT (Firmware Interface Table) with IFWI"
 462         default "fitimage.bin"
 463         help
 464           The IFWI is obtained by running a tool on this file to extract the
 465           IFWI. Put this in the board directory. The IFWI contains U-Boot TPL,
 466           microcode and other internal items.
 467
 468 endif
 469
 470 config FSP_TEMP_RAM_ADDR
 471         hex
 472         depends on FSP_VERSION1
 473         default 0x2000000
 474         help
 475           Stack top address which is used in fsp_init() after DRAM is ready and
 476           CAR is disabled.
 477
 478 config FSP_SYS_MALLOC_F_LEN
 479         hex
 480         depends on FSP_VERSION1
 481         default 0x100000
 482         help
 483           Additional size of malloc() pool before relocation.
 484
 485 config FSP_USE_UPD
 486         bool
 487         depends on FSP_VERSION1
 488         default y
 489         help
 490           Most FSPs use UPD data region for some FSP customization. But there
 491           are still some FSPs that might not even have UPD. For such FSPs,
 492           override this to n in their platform Kconfig files.
 493
 494 config FSP_BROKEN_HOB
 495         bool
 496         depends on FSP_VERSION1
 497         help
 498           Indicate some buggy FSPs that does not report memory used by FSP
 499           itself as reserved in the resource descriptor HOB. Select this to
 500           tell U-Boot to do some additional work to ensure U-Boot relocation
 501           do not overwrite the important boot service data which is used by
 502           FSP, otherwise the subsequent call to fsp_notify() will fail.
 503
 504 config ENABLE_MRC_CACHE
 505         bool "Enable MRC cache"
 506         depends on !EFI && !SYS_COREBOOT
 507         help
 508           Enable this feature to cause MRC data to be cached in NV storage
 509           to be used for speeding up boot time on future reboots and/or
 510           power cycles.
 511
 512           For platforms that use Intel FSP for the memory initialization,
 513           please check FSP output HOB via U-Boot command 'fsp hob' to see
 514           if there is FSP_NON_VOLATILE_STORAGE_HOB_GUID (asm/fsp1/fsp_hob.h).
 515           If such GUID does not exist, MRC cache is not available on such
 516           platform (eg: Intel Queensbay), which means selecting this option
 517           here does not make any difference.
 518
 519 config HAVE_MRC
 520         bool "Add a System Agent binary"
 521         depends on !HAVE_FSP
 522         help
 523           Select this option to add a System Agent binary to
 524           the resulting U-Boot image. MRC stands for Memory Reference Code.
 525           It is a binary blob which U-Boot uses to set up SDRAM.
 526
 527           Note: Without this binary U-Boot will not be able to set up its
 528           SDRAM so will not boot.
 529
 530 config CACHE_MRC_BIN
 531         bool
 532         depends on HAVE_MRC
 533         default n
 534         help
 535           Enable caching for the memory reference code binary. This uses an
 536           MTRR (memory type range register) to turn on caching for the section
 537           of SPI flash that contains the memory reference code. This makes
 538           SDRAM init run faster.
 539
 540 config CACHE_MRC_SIZE_KB
 541         int
 542         depends on HAVE_MRC
 543         default 512
 544         help
 545           Sets the size of the cached area for the memory reference code.
 546           This ends at the end of SPI flash (address 0xffffffff) and is
 547           measured in KB. Typically this is set to 512, providing for 0.5MB
 548           of cached space.
 549
 550 config DCACHE_RAM_BASE
 551         hex
 552         depends on HAVE_MRC
 553         help
 554           Sets the base of the data cache area in memory space. This is the
 555           start address of the cache-as-RAM (CAR) area and the address varies
 556           depending on the CPU. Once CAR is set up, read/write memory becomes
 557           available at this address and can be used temporarily until SDRAM
 558           is working.
 559
 560 config DCACHE_RAM_SIZE
 561         hex
 562         depends on HAVE_MRC
 563         default 0x40000
 564         help
 565           Sets the total size of the data cache area in memory space. This
 566           sets the size of the cache-as-RAM (CAR) area. Note that much of the
 567           CAR space is required by the MRC. The CAR space available to U-Boot
 568           is normally at the start and typically extends to 1/4 or 1/2 of the
 569           available size.
 570
 571 config DCACHE_RAM_MRC_VAR_SIZE
 572         hex
 573         depends on HAVE_MRC
 574         help
 575           This is the amount of CAR (Cache as RAM) reserved for use by the
 576           memory reference code. This depends on the implementation of the
 577           memory reference code and must be set correctly or the board will
 578           not boot.
 579
 580 config HAVE_REFCODE
 581         bool "Add a Reference Code binary"
 582         help
 583           Select this option to add a Reference Code binary to the resulting
 584           U-Boot image. This is an Intel binary blob that handles system
 585           initialisation, in this case the PCH and System Agent.
 586
 587           Note: Without this binary (on platforms that need it such as
 588           broadwell) U-Boot will be missing some critical setup steps.
 589           Various peripherals may fail to work.
 590
 591 config SMP
 592         bool "Enable Symmetric Multiprocessing"
 593         default n
 594         help
 595           Enable use of more than one CPU in U-Boot and the Operating System
 596           when loaded. Each CPU will be started up and information can be
 597           obtained using the 'cpu' command. If this option is disabled, then
 598           only one CPU will be enabled regardless of the number of CPUs
 599           available.
 600
 601 config MAX_CPUS
 602         int "Maximum number of CPUs permitted"
 603         depends on SMP
 604         default 4
 605         help
 606           When using multi-CPU chips it is possible for U-Boot to start up
 607           more than one CPU. The stack memory used by all of these CPUs is
 608           pre-allocated so at present U-Boot wants to know the maximum
 609           number of CPUs that may be present. Set this to at least as high
 610           as the number of CPUs in your system (it uses about 4KB of RAM for
 611           each CPU).
 612
 613 config AP_STACK_SIZE
 614         hex
 615         depends on SMP
 616         default 0x1000
 617         help
 618           Each additional CPU started by U-Boot requires its own stack. This
 619           option sets the stack size used by each CPU and directly affects
 620           the memory used by this initialisation process. Typically 4KB is
 621           enough space.
 622
 623 config CPU_INTEL_TURBO_NOT_PACKAGE_SCOPED
 624         bool
 625         help
 626           This option indicates that the turbo mode setting is not package
 627           scoped. i.e. turbo_enable() needs to be called on not just the
 628           bootstrap processor (BSP).
 629
 630 config HAVE_VGA_BIOS
 631         bool "Add a VGA BIOS image"
 632         help
 633           Select this option if you have a VGA BIOS image that you would
 634           like to add to your ROM.
 635
 636 config VGA_BIOS_FILE
 637         string "VGA BIOS image filename"
 638         depends on HAVE_VGA_BIOS
 639         default "vga.bin"
 640         help
 641           The filename of the VGA BIOS image in the board directory.
 642
 643 config VGA_BIOS_ADDR
 644         hex "VGA BIOS image location"
 645         depends on HAVE_VGA_BIOS
 646         default 0xfff90000
 647         help
 648           The location of VGA BIOS image in the SPI flash. For example, base
 649           address of 0xfff90000 indicates that the image will be put at offset
 650           0x90000 from the beginning of a 1MB flash device.
 651
 652 config HAVE_VBT
 653         bool "Add a Video BIOS Table (VBT) image"
 654         depends on HAVE_FSP
 655         help
 656           Select this option if you have a Video BIOS Table (VBT) image that
 657           you would like to add to your ROM. This is normally required if you
 658           are using an Intel FSP firmware that is complaint with spec 1.1 or
 659           later to initialize the integrated graphics device (IGD).
 660
 661           Video BIOS Table, or VBT, provides platform and board specific
 662           configuration information to the driver that is not discoverable
 663           or available through other means. By other means the most used
 664           method here is to read EDID table from the attached monitor, over
 665           Display Data Channel (DDC) using two pin I2C serial interface. VBT
 666           configuration is related to display hardware and is available via
 667           the ACPI OpRegion or, on older systems, in the PCI ROM (Option ROM).
 668
 669 config VBT_FILE
 670         string "Video BIOS Table (VBT) image filename"
 671         depends on HAVE_VBT
 672         default "vbt.bin"
 673         help
 674           The filename of the file to use as Video BIOS Table (VBT) image
 675           in the board directory.
 676
 677 config VBT_ADDR
 678         hex "Video BIOS Table (VBT) image location"
 679         depends on HAVE_VBT
 680         default 0xfff90000
 681         help
 682           The location of Video BIOS Table (VBT) image in the SPI flash. For
 683           example, base address of 0xfff90000 indicates that the image will
 684           be put at offset 0x90000 from the beginning of a 1MB flash device.
 685
 686 config VIDEO_FSP
 687         bool "Enable FSP framebuffer driver support"
 688         depends on HAVE_VBT && DM_VIDEO
 689         help
 690           Turn on this option to enable a framebuffer driver when U-Boot is
 691           using Video BIOS Table (VBT) image for FSP firmware to initialize
 692           the integrated graphics device.
 693
 694 config ROM_TABLE_ADDR
 695         hex
 696         default 0xf0000
 697         help
 698           All x86 tables happen to like the address range from 0x0f0000
 699           to 0x100000. We use 0xf0000 as the starting address to store
 700           those tables, including PIRQ routing table, Multi-Processor
 701           table and ACPI table.
 702
 703 config ROM_TABLE_SIZE
 704         hex
 705         default 0x10000
 706
 707 menu "System tables"
 708         depends on !EFI && !SYS_COREBOOT
 709
 710 config GENERATE_PIRQ_TABLE
 711         bool "Generate a PIRQ table"
 712         default n
 713         help
 714           Generate a PIRQ routing table for this board. The PIRQ routing table
 715           is generated by U-Boot in the system memory from 0xf0000 to 0xfffff
 716           at every 16-byte boundary with a PCI IRQ routing signature ("$PIR").
 717           It specifies the interrupt router information as well how all the PCI
 718           devices' interrupt pins are wired to PIRQs.
 719
 720 config GENERATE_SFI_TABLE
 721         bool "Generate a SFI (Simple Firmware Interface) table"
 722         help
 723           The Simple Firmware Interface (SFI) provides a lightweight method
 724           for platform firmware to pass information to the operating system
 725           via static tables in memory.  Kernel SFI support is required to
 726           boot on SFI-only platforms.  If you have ACPI tables then these are
 727           used instead.
 728
 729           U-Boot writes this table in write_sfi_table() just before booting
 730           the OS.
 731
 732           For more information, see http://simplefirmware.org
 733
 734 config GENERATE_MP_TABLE
 735         bool "Generate an MP (Multi-Processor) table"
 736         default n
 737         help
 738           Generate an MP (Multi-Processor) table for this board. The MP table
 739           provides a way for the operating system to support for symmetric
 740           multiprocessing as well as symmetric I/O interrupt handling with
 741           the local APIC and I/O APIC.
 742
 743 config GENERATE_ACPI_TABLE
 744         bool "Generate an ACPI (Advanced Configuration and Power Interface) table"
 745         default n
 746         select QFW if QEMU
 747         help
 748           The Advanced Configuration and Power Interface (ACPI) specification
 749           provides an open standard for device configuration and management
 750           by the operating system. It defines platform-independent interfaces
 751           for configuration and power management monitoring.
 752
 753 endmenu
 754
 755 config HAVE_ACPI_RESUME
 756         bool "Enable ACPI S3 resume"
 757         select ENABLE_MRC_CACHE
 758         help
 759           Select this to enable ACPI S3 resume. S3 is an ACPI-defined sleeping
 760           state where all system context is lost except system memory. U-Boot
 761           is responsible for restoring the machine state as it was before sleep.
 762           It needs restore the memory controller, without overwriting memory
 763           which is not marked as reserved. For the peripherals which lose their
 764           registers, U-Boot needs to write the original value. When everything
 765           is done, U-Boot needs to find out the wakeup vector provided by OSes
 766           and jump there.
 767
 768 config S3_VGA_ROM_RUN
 769         bool "Re-run VGA option ROMs on S3 resume"
 770         depends on HAVE_ACPI_RESUME
 771         help
 772           Execute VGA option ROMs in U-Boot when resuming from S3. Normally
 773           this is needed when graphics console is being used in the kernel.
 774
 775           Turning it off can reduce some resume time, but be aware that your
 776           graphics console won't work without VGA options ROMs. Set it to N
 777           if your kernel is only on a serial console.
 778
 779 config STACK_SIZE
 780         hex
 781         depends on HAVE_ACPI_RESUME
 782         default 0x1000
 783         help
 784           Estimated U-Boot's runtime stack size that needs to be reserved
 785           during an ACPI S3 resume.
 786
 787 config MAX_PIRQ_LINKS
 788         int
 789         default 8
 790         help
 791           This variable specifies the number of PIRQ interrupt links which are
 792           routable. On most older chipsets, this is 4, PIRQA through PIRQD.
 793           Some newer chipsets offer more than four links, commonly up to PIRQH.
 794
 795 config IRQ_SLOT_COUNT
 796         int
 797         default 128
 798         help
 799           U-Boot can support up to 254 IRQ slot info in the PIRQ routing table
 800           which in turns forms a table of exact 4KiB. The default value 128
 801           should be enough for most boards. If this does not fit your board,
 802           change it according to your needs.
 803
 804 config PCIE_ECAM_BASE
 805         hex
 806         default 0xe0000000
 807         help
 808           This is the memory-mapped address of PCI configuration space, which
 809           is only available through the Enhanced Configuration Access
 810           Mechanism (ECAM) with PCI Express. It can be set up almost
 811           anywhere. Before it is set up, it is possible to access PCI
 812           configuration space through I/O access, but memory access is more
 813           convenient. Using this, PCI can be scanned and configured. This
 814           should be set to a region that does not conflict with memory
 815           assigned to PCI devices - i.e. the memory and prefetch regions, as
 816           passed to pci_set_region().
 817
 818 config PCIE_ECAM_SIZE
 819         hex
 820         default 0x10000000
 821         help
 822           This is the size of memory-mapped address of PCI configuration space,
 823           which is only available through the Enhanced Configuration Access
 824           Mechanism (ECAM) with PCI Express. Each bus consumes 1 MiB memory,
 825           so a default 0x10000000 size covers all of the 256 buses which is the
 826           maximum number of PCI buses as defined by the PCI specification.
 827
 828 config I8259_PIC
 829         bool "Enable Intel 8259 compatible interrupt controller"
 830         default y
 831         help
 832           Intel 8259 ISA compatible chipset incorporates two 8259 (master and
 833           slave) interrupt controllers. Include this to have U-Boot set up
 834           the interrupt correctly.
 835
 836 config APIC
 837         bool "Enable Intel Advanced Programmable Interrupt Controller"
 838         default y
 839         help
 840           The (A)dvanced (P)rogrammable (I)nterrupt (C)ontroller is responsible
 841           for catching interrupts and distributing them to one or more CPU
 842           cores. In most cases there are some LAPICs (local) for each core and
 843           one I/O APIC. This conjunction is found on most modern x86 systems.
 844
 845 config PINCTRL_ICH6
 846         bool
 847         help
 848           Intel ICH6 compatible chipset pinctrl driver. It needs to work
 849           together with the ICH6 compatible gpio driver.
 850
 851 config I8254_TIMER
 852         bool
 853         default y
 854         help
 855           Intel 8254 timer contains three counters which have fixed uses.
 856           Include this to have U-Boot set up the timer correctly.
 857
 858 config SEABIOS
 859         bool "Support booting SeaBIOS"
 860         help
 861           SeaBIOS is an open source implementation of a 16-bit X86 BIOS.
 862           It can run in an emulator or natively on X86 hardware with the use
 863           of coreboot/U-Boot. By turning on this option, U-Boot prepares
 864           all the configuration tables that are necessary to boot SeaBIOS.
 865
 866           Check http://www.seabios.org/SeaBIOS for details.
 867
 868 config HIGH_TABLE_SIZE
 869         hex "Size of configuration tables which reside in high memory"
 870         default 0x10000
 871         depends on SEABIOS
 872         help
 873           SeaBIOS itself resides in E seg and F seg, where U-Boot puts all
 874           configuration tables like PIRQ/MP/ACPI. To avoid conflicts, U-Boot
 875           puts a copy of configuration tables in high memory region which
 876           is reserved on the stack before relocation. The region size is
 877           determined by this option.
 878
 879           Increse it if the default size does not fit the board's needs.
 880           This is most likely due to a large ACPI DSDT table is used.
 881
 882 endmenu