arch/riscv/cpu/start.S

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Startup Code for RISC-V Core
   4  *
   5  * Copyright (c) 2017 Microsemi Corporation.
   6  * Copyright (c) 2017 Padmarao Begari <Padmarao.Begari@microsemi.com>
   7  *
   8  * Copyright (C) 2017 Andes Technology Corporation
   9  * Rick Chen, Andes Technology Corporation <rick@andestech.com>
  10  */
  11
  12 #include <asm-offsets.h>
  13 #include <config.h>
  14 #include <common.h>
  15 #include <elf.h>
  16 #include <asm/encoding.h>
  17 #include <generated/asm-offsets.h>
  18
  19 #ifdef CONFIG_32BIT
  20 #define LREG                    lw
  21 #define SREG                    sw
  22 #define REGBYTES                4
  23 #define RELOC_TYPE              R_RISCV_32
  24 #define SYM_INDEX               0x8
  25 #define SYM_SIZE                0x10
  26 #else
  27 #define LREG                    ld
  28 #define SREG                    sd
  29 #define REGBYTES                8
  30 #define RELOC_TYPE              R_RISCV_64
  31 #define SYM_INDEX               0x20
  32 #define SYM_SIZE                0x18
  33 #endif
  34
  35 .section .data
  36 secondary_harts_relocation_error:
  37         .ascii "Relocation of secondary harts has failed, error %d\n"
  38
  39 .section .text
  40 .globl _start
  41 _start:
  42 #if CONFIG_IS_ENABLED(RISCV_MMODE)
  43         csrr    a0, CSR_MHARTID
  44 #endif
  45
  46         /* save hart id and dtb pointer */
  47         mv      tp, a0
  48         mv      s1, a1
  49
  50         la      t0, trap_entry
  51         csrw    MODE_PREFIX(tvec), t0
  52
  53         /* mask all interrupts */
  54         csrw    MODE_PREFIX(ie), zero
  55
  56 #ifdef CONFIG_SMP
  57         /* check if hart is within range */
  58         /* tp: hart id */
  59         li      t0, CONFIG_NR_CPUS
  60         bge     tp, t0, hart_out_of_bounds_loop
  61 #endif
  62
  63 #ifdef CONFIG_SMP
  64         /* set xSIE bit to receive IPIs */
  65 #if CONFIG_IS_ENABLED(RISCV_MMODE)
  66         li      t0, MIE_MSIE
  67 #else
  68         li      t0, SIE_SSIE
  69 #endif
  70         csrs    MODE_PREFIX(ie), t0
  71 #endif
  72
  73 /*
  74  * Set stackpointer in internal/ex RAM to call board_init_f
  75  */
  76 call_board_init_f:
  77         li      t0, -16
  78 #if defined(CONFIG_SPL_BUILD) && defined(CONFIG_SPL_STACK)
  79         li      t1, CONFIG_SPL_STACK
  80 #else
  81         li      t1, CONFIG_SYS_INIT_SP_ADDR
  82 #endif
  83         and     sp, t1, t0              /* force 16 byte alignment */
  84
  85 call_board_init_f_0:
  86         mv      a0, sp
  87         jal     board_init_f_alloc_reserve
  88
  89         /*
  90          * Set global data pointer here for all harts, uninitialized at this
  91          * point.
  92          */
  93         mv      gp, a0
  94
  95         /* setup stack */
  96 #ifdef CONFIG_SMP
  97         /* tp: hart id */
  98         slli    t0, tp, CONFIG_STACK_SIZE_SHIFT
  99         sub     sp, a0, t0
 100 #else
 101         mv      sp, a0
 102 #endif
 103
 104 #ifndef CONFIG_XIP
 105         /*
 106          * Pick hart to initialize global data and run U-Boot. The other harts
 107          * wait for initialization to complete.
 108          */
 109         la      t0, hart_lottery
 110         li      s2, 1
 111         amoswap.w s2, t1, 0(t0)
 112         bnez    s2, wait_for_gd_init
 113 #else
 114         bnez    tp, secondary_hart_loop
 115 #endif
 116
 117 #ifdef CONFIG_OF_PRIOR_STAGE
 118         la      t0, prior_stage_fdt_address
 119         SREG    s1, 0(t0)
 120 #endif
 121
 122         jal     board_init_f_init_reserve
 123
 124         /* save the boot hart id to global_data */
 125         SREG    tp, GD_BOOT_HART(gp)
 126
 127 #ifndef CONFIG_XIP
 128         la      t0, available_harts_lock
 129         fence   rw, w
 130         amoswap.w zero, zero, 0(t0)
 131
 132 wait_for_gd_init:
 133         la      t0, available_harts_lock
 134         li      t1, 1
 135 1:      amoswap.w t1, t1, 0(t0)
 136         fence   r, rw
 137         bnez    t1, 1b
 138
 139         /* register available harts in the available_harts mask */
 140         li      t1, 1
 141         sll     t1, t1, tp
 142         LREG    t2, GD_AVAILABLE_HARTS(gp)
 143         or      t2, t2, t1
 144         SREG    t2, GD_AVAILABLE_HARTS(gp)
 145
 146         fence   rw, w
 147         amoswap.w zero, zero, 0(t0)
 148
 149         /*
 150          * Continue on hart lottery winner, others branch to
 151          * secondary_hart_loop.
 152          */
 153         bnez    s2, secondary_hart_loop
 154 #endif
 155
 156         /* Enable cache */
 157         jal     icache_enable
 158         jal     dcache_enable
 159
 160 #ifdef CONFIG_DEBUG_UART
 161         jal     debug_uart_init
 162 #endif
 163
 164         mv      a0, zero                /* a0 <-- boot_flags = 0 */
 165         la      t5, board_init_f
 166         jalr    t5                      /* jump to board_init_f() */
 167
 168 #ifdef CONFIG_SPL_BUILD
 169 spl_clear_bss:
 170         la      t0, __bss_start
 171         la      t1, __bss_end
 172         beq     t0, t1, spl_stack_gd_setup
 173
 174 spl_clear_bss_loop:
 175         SREG    zero, 0(t0)
 176         addi    t0, t0, REGBYTES
 177         bne     t0, t1, spl_clear_bss_loop
 178
 179 spl_stack_gd_setup:
 180         jal     spl_relocate_stack_gd
 181
 182         /* skip setup if we did not relocate */
 183         beqz    a0, spl_call_board_init_r
 184         mv      s0, a0
 185
 186         /* setup stack on main hart */
 187 #ifdef CONFIG_SMP
 188         /* tp: hart id */
 189         slli    t0, tp, CONFIG_STACK_SIZE_SHIFT
 190         sub     sp, s0, t0
 191 #else
 192         mv      sp, s0
 193 #endif
 194
 195         /* set new stack and global data pointer on secondary harts */
 196 spl_secondary_hart_stack_gd_setup:
 197         la      a0, secondary_hart_relocate
 198         mv      a1, s0
 199         mv      a2, s0
 200         jal     smp_call_function
 201
 202         /* hang if relocation of secondary harts has failed */
 203         beqz    a0, 1f
 204         mv      a1, a0
 205         la      a0, secondary_harts_relocation_error
 206         jal     printf
 207         jal     hang
 208
 209         /* set new global data pointer on main hart */
 210 1:      mv      gp, s0
 211
 212 spl_call_board_init_r:
 213         mv      a0, zero
 214         mv      a1, zero
 215         jal     board_init_r
 216 #endif
 217
 218 /*
 219  * void relocate_code (addr_sp, gd, addr_moni)
 220  *
 221  * This "function" does not return, instead it continues in RAM
 222  * after relocating the monitor code.
 223  *
 224  */
 225 .globl relocate_code
 226 relocate_code:
 227         mv      s2, a0                  /* save addr_sp */
 228         mv      s3, a1                  /* save addr of gd */
 229         mv      s4, a2                  /* save addr of destination */
 230
 231 /*
 232  *Set up the stack
 233  */
 234 stack_setup:
 235 #ifdef CONFIG_SMP
 236         /* tp: hart id */
 237         slli    t0, tp, CONFIG_STACK_SIZE_SHIFT
 238         sub     sp, s2, t0
 239 #else
 240         mv      sp, s2
 241 #endif
 242
 243         la      t0, _start
 244         sub     t6, s4, t0              /* t6 <- relocation offset */
 245         beq     t0, s4, clear_bss       /* skip relocation */
 246
 247         mv      t1, s4                  /* t1 <- scratch for copy_loop */
 248         la      t3, __bss_start
 249         sub     t3, t3, t0              /* t3 <- __bss_start_ofs */
 250         add     t2, t0, t3              /* t2 <- source end address */
 251
 252 copy_loop:
 253         LREG    t5, 0(t0)
 254         addi    t0, t0, REGBYTES
 255         SREG    t5, 0(t1)
 256         addi    t1, t1, REGBYTES
 257         blt     t0, t2, copy_loop
 258
 259 /*
 260  * Update dynamic relocations after board_init_f
 261  */
 262 fix_rela_dyn:
 263         la      t1, __rel_dyn_start
 264         la      t2, __rel_dyn_end
 265         beq     t1, t2, clear_bss
 266         add     t1, t1, t6              /* t1 <- rela_dyn_start in RAM */
 267         add     t2, t2, t6              /* t2 <- rela_dyn_end in RAM */
 268
 269 /*
 270  * skip first reserved entry: address, type, addend
 271  */
 272         j       10f
 273
 274 6:
 275         LREG    t5, -(REGBYTES*2)(t1)   /* t5 <-- relocation info:type */
 276         li      t3, R_RISCV_RELATIVE    /* reloc type R_RISCV_RELATIVE */
 277         bne     t5, t3, 8f              /* skip non-RISCV_RELOC entries */
 278         LREG    t3, -(REGBYTES*3)(t1)
 279         LREG    t5, -(REGBYTES)(t1)     /* t5 <-- addend */
 280         add     t5, t5, t6              /* t5 <-- location to fix up in RAM */
 281         add     t3, t3, t6              /* t3 <-- location to fix up in RAM */
 282         SREG    t5, 0(t3)
 283         j       10f
 284
 285 8:
 286         la      t4, __dyn_sym_start
 287         add     t4, t4, t6
 288
 289 9:
 290         LREG    t5, -(REGBYTES*2)(t1)   /* t5 <-- relocation info:type */
 291         srli    t0, t5, SYM_INDEX       /* t0 <--- sym table index */
 292         andi    t5, t5, 0xFF            /* t5 <--- relocation type */
 293         li      t3, RELOC_TYPE
 294         bne     t5, t3, 10f             /* skip non-addned entries */
 295
 296         LREG    t3, -(REGBYTES*3)(t1)
 297         li      t5, SYM_SIZE
 298         mul     t0, t0, t5
 299         add     s5, t4, t0
 300         LREG    t0, -(REGBYTES)(t1)     /* t0 <-- addend */
 301         LREG    t5, REGBYTES(s5)
 302         add     t5, t5, t0
 303         add     t5, t5, t6              /* t5 <-- location to fix up in RAM */
 304         add     t3, t3, t6              /* t3 <-- location to fix up in RAM */
 305         SREG    t5, 0(t3)
 306 10:
 307         addi    t1, t1, (REGBYTES*3)
 308         ble     t1, t2, 6b
 309
 310 /*
 311  * trap update
 312 */
 313         la      t0, trap_entry
 314         add     t0, t0, t6
 315         csrw    MODE_PREFIX(tvec), t0
 316
 317 clear_bss:
 318         la      t0, __bss_start         /* t0 <- rel __bss_start in FLASH */
 319         add     t0, t0, t6              /* t0 <- rel __bss_start in RAM */
 320         la      t1, __bss_end           /* t1 <- rel __bss_end in FLASH */
 321         add     t1, t1, t6              /* t1 <- rel __bss_end in RAM */
 322         beq     t0, t1, relocate_secondary_harts
 323
 324 clbss_l:
 325         SREG    zero, 0(t0)             /* clear loop... */
 326         addi    t0, t0, REGBYTES
 327         bne     t0, t1, clbss_l
 328
 329 relocate_secondary_harts:
 330 #ifdef CONFIG_SMP
 331         /* send relocation IPI */
 332         la      t0, secondary_hart_relocate
 333         add     a0, t0, t6
 334
 335         /* store relocation offset */
 336         mv      s5, t6
 337
 338         mv      a1, s2
 339         mv      a2, s3
 340         jal     smp_call_function
 341
 342         /* hang if relocation of secondary harts has failed */
 343         beqz    a0, 1f
 344         mv      a1, a0
 345         la      a0, secondary_harts_relocation_error
 346         jal     printf
 347         jal     hang
 348
 349         /* restore relocation offset */
 350 1:      mv      t6, s5
 351 #endif
 352
 353 /*
 354  * We are done. Do not return, instead branch to second part of board
 355  * initialization, now running from RAM.
 356  */
 357 call_board_init_r:
 358         jal     invalidate_icache_all
 359         jal     flush_dcache_all
 360         la      t0, board_init_r
 361         mv      t4, t0                  /* offset of board_init_r() */
 362         add     t4, t4, t6              /* real address of board_init_r() */
 363 /*
 364  * setup parameters for board_init_r
 365  */
 366         mv      a0, s3                  /* gd_t */
 367         mv      a1, s4                  /* dest_addr */
 368
 369 /*
 370  * jump to it ...
 371  */
 372         jr      t4                      /* jump to board_init_r() */
 373
 374 #ifdef CONFIG_SMP
 375 hart_out_of_bounds_loop:
 376         /* Harts in this loop are out of bounds, increase CONFIG_NR_CPUS. */
 377         wfi
 378         j       hart_out_of_bounds_loop
 379 #endif
 380
 381 #ifdef CONFIG_SMP
 382 /* SMP relocation entry */
 383 secondary_hart_relocate:
 384         /* a1: new sp */
 385         /* a2: new gd */
 386         /* tp: hart id */
 387
 388         /* setup stack */
 389         slli    t0, tp, CONFIG_STACK_SIZE_SHIFT
 390         sub     sp, a1, t0
 391
 392         /* update global data pointer */
 393         mv      gp, a2
 394 #endif
 395
 396 secondary_hart_loop:
 397         wfi
 398
 399 #ifdef CONFIG_SMP
 400         csrr    t0, MODE_PREFIX(ip)
 401 #if CONFIG_IS_ENABLED(RISCV_MMODE)
 402         andi    t0, t0, MIE_MSIE
 403 #else
 404         andi    t0, t0, SIE_SSIE
 405 #endif
 406         beqz    t0, secondary_hart_loop
 407
 408         mv      a0, tp
 409         jal     handle_ipi
 410 #endif
 411
 412         j       secondary_hart_loop