arch/powerpc/cpu/mpc8xxx/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2009-2012 Freescale Semiconductor, Inc.
   4  *
   5  * This file is derived from arch/powerpc/cpu/mpc85xx/cpu.c and
   6  * arch/powerpc/cpu/mpc86xx/cpu.c. Basically this file contains
   7  * cpu specific common code for 85xx/86xx processors.
   8  */
   9
  10 #include <config.h>
  11 #include <common.h>
  12 #include <command.h>
  13 #include <cpu_func.h>
  14 #include <net.h>
  15 #include <tsec.h>
  16 #include <fm_eth.h>
  17 #include <netdev.h>
  18 #include <asm/cache.h>
  19 #include <asm/io.h>
  20 #include <vsc9953.h>
  21
  22 DECLARE_GLOBAL_DATA_PTR;
  23
  24 static struct cpu_type cpu_type_list[] = {
  25 #if defined(CONFIG_MPC85xx)
  26         CPU_TYPE_ENTRY(8533, 8533, 1),
  27         CPU_TYPE_ENTRY(8535, 8535, 1),
  28         CPU_TYPE_ENTRY(8536, 8536, 1),
  29         CPU_TYPE_ENTRY(8540, 8540, 1),
  30         CPU_TYPE_ENTRY(8541, 8541, 1),
  31         CPU_TYPE_ENTRY(8543, 8543, 1),
  32         CPU_TYPE_ENTRY(8544, 8544, 1),
  33         CPU_TYPE_ENTRY(8545, 8545, 1),
  34         CPU_TYPE_ENTRY(8547, 8547, 1),
  35         CPU_TYPE_ENTRY(8548, 8548, 1),
  36         CPU_TYPE_ENTRY(8555, 8555, 1),
  37         CPU_TYPE_ENTRY(8560, 8560, 1),
  38         CPU_TYPE_ENTRY(8567, 8567, 1),
  39         CPU_TYPE_ENTRY(8568, 8568, 1),
  40         CPU_TYPE_ENTRY(8569, 8569, 1),
  41         CPU_TYPE_ENTRY(8572, 8572, 2),
  42         CPU_TYPE_ENTRY(P1010, P1010, 1),
  43         CPU_TYPE_ENTRY(P1011, P1011, 1),
  44         CPU_TYPE_ENTRY(P1012, P1012, 1),
  45         CPU_TYPE_ENTRY(P1013, P1013, 1),
  46         CPU_TYPE_ENTRY(P1014, P1014, 1),
  47         CPU_TYPE_ENTRY(P1017, P1017, 1),
  48         CPU_TYPE_ENTRY(P1020, P1020, 2),
  49         CPU_TYPE_ENTRY(P1021, P1021, 2),
  50         CPU_TYPE_ENTRY(P1022, P1022, 2),
  51         CPU_TYPE_ENTRY(P1023, P1023, 2),
  52         CPU_TYPE_ENTRY(P1024, P1024, 2),
  53         CPU_TYPE_ENTRY(P1025, P1025, 2),
  54         CPU_TYPE_ENTRY(P2010, P2010, 1),
  55         CPU_TYPE_ENTRY(P2020, P2020, 2),
  56         CPU_TYPE_ENTRY(P2040, P2040, 4),
  57         CPU_TYPE_ENTRY(P2041, P2041, 4),
  58         CPU_TYPE_ENTRY(P3041, P3041, 4),
  59         CPU_TYPE_ENTRY(P4040, P4040, 4),
  60         CPU_TYPE_ENTRY(P4080, P4080, 8),
  61         CPU_TYPE_ENTRY(P5010, P5010, 1),
  62         CPU_TYPE_ENTRY(P5020, P5020, 2),
  63         CPU_TYPE_ENTRY(P5021, P5021, 2),
  64         CPU_TYPE_ENTRY(P5040, P5040, 4),
  65         CPU_TYPE_ENTRY(T4240, T4240, 0),
  66         CPU_TYPE_ENTRY(T4120, T4120, 0),
  67         CPU_TYPE_ENTRY(T4160, T4160, 0),
  68         CPU_TYPE_ENTRY(T4080, T4080, 4),
  69         CPU_TYPE_ENTRY(B4860, B4860, 0),
  70         CPU_TYPE_ENTRY(G4860, G4860, 0),
  71         CPU_TYPE_ENTRY(B4440, B4440, 0),
  72         CPU_TYPE_ENTRY(B4460, B4460, 0),
  73         CPU_TYPE_ENTRY(G4440, G4440, 0),
  74         CPU_TYPE_ENTRY(B4420, B4420, 0),
  75         CPU_TYPE_ENTRY(B4220, B4220, 0),
  76         CPU_TYPE_ENTRY(T1040, T1040, 0),
  77         CPU_TYPE_ENTRY(T1041, T1041, 0),
  78         CPU_TYPE_ENTRY(T1042, T1042, 0),
  79         CPU_TYPE_ENTRY(T1020, T1020, 0),
  80         CPU_TYPE_ENTRY(T1021, T1021, 0),
  81         CPU_TYPE_ENTRY(T1022, T1022, 0),
  82         CPU_TYPE_ENTRY(T1024, T1024, 0),
  83         CPU_TYPE_ENTRY(T1023, T1023, 0),
  84         CPU_TYPE_ENTRY(T1014, T1014, 0),
  85         CPU_TYPE_ENTRY(T1013, T1013, 0),
  86         CPU_TYPE_ENTRY(T2080, T2080, 0),
  87         CPU_TYPE_ENTRY(T2081, T2081, 0),
  88         CPU_TYPE_ENTRY(BSC9130, 9130, 1),
  89         CPU_TYPE_ENTRY(BSC9131, 9131, 1),
  90         CPU_TYPE_ENTRY(BSC9132, 9132, 2),
  91         CPU_TYPE_ENTRY(BSC9232, 9232, 2),
  92         CPU_TYPE_ENTRY(C291, C291, 1),
  93         CPU_TYPE_ENTRY(C292, C292, 1),
  94         CPU_TYPE_ENTRY(C293, C293, 1),
  95 #elif defined(CONFIG_MPC86xx)
  96         CPU_TYPE_ENTRY(8610, 8610, 1),
  97         CPU_TYPE_ENTRY(8641, 8641, 2),
  98         CPU_TYPE_ENTRY(8641D, 8641D, 2),
  99 #endif
 100 };
 101
 102 #ifdef CONFIG_SYS_FSL_QORIQ_CHASSIS2
 103 static inline u32 init_type(u32 cluster, int init_id)
 104 {
 105         ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 106         u32 idx = (cluster >> (init_id * 8)) & TP_CLUSTER_INIT_MASK;
 107         u32 type = in_be32(&gur->tp_ityp[idx]);
 108
 109         if (type & TP_ITYP_AV)
 110                 return type;
 111
 112         return 0;
 113 }
 114
 115 u32 compute_ppc_cpumask(void)
 116 {
 117         ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 118         int i = 0, count = 0;
 119         u32 cluster, type, mask = 0;
 120
 121         do {
 122                 int j;
 123                 cluster = in_be32(&gur->tp_cluster[i].lower);
 124                 for (j = 0; j < TP_INIT_PER_CLUSTER; j++) {
 125                         type = init_type(cluster, j);
 126                         if (type) {
 127                                 if (TP_ITYP_TYPE(type) == TP_ITYP_TYPE_PPC)
 128                                         mask |= 1 << count;
 129                                 count++;
 130                         }
 131                 }
 132                 i++;
 133         } while ((cluster & TP_CLUSTER_EOC) != TP_CLUSTER_EOC);
 134
 135         return mask;
 136 }
 137
 138 #ifdef CONFIG_HETROGENOUS_CLUSTERS
 139 u32 compute_dsp_cpumask(void)
 140 {
 141         ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 142         int i = CONFIG_DSP_CLUSTER_START, count = 0;
 143         u32 cluster, type, dsp_mask = 0;
 144
 145         do {
 146                 int j;
 147                 cluster = in_be32(&gur->tp_cluster[i].lower);
 148                 for (j = 0; j < TP_INIT_PER_CLUSTER; j++) {
 149                         type = init_type(cluster, j);
 150                         if (type) {
 151                                 if (TP_ITYP_TYPE(type) == TP_ITYP_TYPE_SC)
 152                                         dsp_mask |= 1 << count;
 153                                 count++;
 154                         }
 155                 }
 156                 i++;
 157         } while ((cluster & TP_CLUSTER_EOC) != TP_CLUSTER_EOC);
 158
 159         return dsp_mask;
 160 }
 161
 162 int fsl_qoriq_dsp_core_to_cluster(unsigned int core)
 163 {
 164         ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 165         int count = 0, i = CONFIG_DSP_CLUSTER_START;
 166         u32 cluster;
 167
 168         do {
 169                 int j;
 170                 cluster = in_be32(&gur->tp_cluster[i].lower);
 171                 for (j = 0; j < TP_INIT_PER_CLUSTER; j++) {
 172                         if (init_type(cluster, j)) {
 173                                 if (count == core)
 174                                         return i;
 175                                 count++;
 176                         }
 177                 }
 178                 i++;
 179         } while ((cluster & TP_CLUSTER_EOC) != TP_CLUSTER_EOC);
 180
 181         return -1;      /* cannot identify the cluster */
 182 }
 183 #endif
 184
 185 int fsl_qoriq_core_to_cluster(unsigned int core)
 186 {
 187         ccsr_gur_t *gur = (void __iomem *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 188         int i = 0, count = 0;
 189         u32 cluster;
 190
 191         do {
 192                 int j;
 193                 cluster = in_be32(&gur->tp_cluster[i].lower);
 194                 for (j = 0; j < TP_INIT_PER_CLUSTER; j++) {
 195                         if (init_type(cluster, j)) {
 196                                 if (count == core)
 197                                         return i;
 198                                 count++;
 199                         }
 200                 }
 201                 i++;
 202         } while ((cluster & TP_CLUSTER_EOC) != TP_CLUSTER_EOC);
 203
 204         return -1;      /* cannot identify the cluster */
 205 }
 206
 207 #else /* CONFIG_SYS_FSL_QORIQ_CHASSIS2 */
 208 /*
 209  * Before chassis genenration 2, the cpumask should be hard-coded.
 210  * In case of cpu type unknown or cpumask unset, use 1 as fail save.
 211  */
 212 #define compute_ppc_cpumask()   1
 213 #define fsl_qoriq_core_to_cluster(x) x
 214 #endif /* CONFIG_SYS_FSL_QORIQ_CHASSIS2 */
 215
 216 static struct cpu_type cpu_type_unknown = CPU_TYPE_ENTRY(Unknown, Unknown, 0);
 217
 218 struct cpu_type *identify_cpu(u32 ver)
 219 {
 220         int i;
 221         for (i = 0; i < ARRAY_SIZE(cpu_type_list); i++) {
 222                 if (cpu_type_list[i].soc_ver == ver)
 223                         return &cpu_type_list[i];
 224         }
 225         return &cpu_type_unknown;
 226 }
 227
 228 #define MPC8xxx_PICFRR_NCPU_MASK  0x00001f00
 229 #define MPC8xxx_PICFRR_NCPU_SHIFT 8
 230
 231 /*
 232  * Return a 32-bit mask indicating which cores are present on this SOC.
 233  */
 234 __weak u32 cpu_mask(void)
 235 {
 236         ccsr_pic_t __iomem *pic = (void *)CONFIG_SYS_MPC8xxx_PIC_ADDR;
 237         struct cpu_type *cpu = gd->arch.cpu;
 238
 239         /* better to query feature reporting register than just assume 1 */
 240         if (cpu == &cpu_type_unknown)
 241         return ((in_be32(&pic->frr) & MPC8xxx_PICFRR_NCPU_MASK) >>
 242                         MPC8xxx_PICFRR_NCPU_SHIFT) + 1;
 243
 244         if (cpu->num_cores == 0)
 245                 return compute_ppc_cpumask();
 246
 247         return cpu->mask;
 248 }
 249
 250 #ifdef CONFIG_HETROGENOUS_CLUSTERS
 251 __weak u32 cpu_dsp_mask(void)
 252 {
 253         ccsr_pic_t __iomem *pic = (void *)CONFIG_SYS_MPC8xxx_PIC_ADDR;
 254         struct cpu_type *cpu = gd->arch.cpu;
 255
 256         /* better to query feature reporting register than just assume 1 */
 257         if (cpu == &cpu_type_unknown)
 258                 return ((in_be32(&pic->frr) & MPC8xxx_PICFRR_NCPU_MASK) >>
 259                          MPC8xxx_PICFRR_NCPU_SHIFT) + 1;
 260
 261         if (cpu->dsp_num_cores == 0)
 262                 return compute_dsp_cpumask();
 263
 264         return cpu->dsp_mask;
 265 }
 266
 267 /*
 268  * Return the number of SC/DSP cores on this SOC.
 269  */
 270 __weak int cpu_num_dspcores(void)
 271 {
 272         struct cpu_type *cpu = gd->arch.cpu;
 273
 274         /*
 275          * Report # of cores in terms of the cpu_mask if we haven't
 276          * figured out how many there are yet
 277          */
 278         if (cpu->dsp_num_cores == 0)
 279                 return hweight32(cpu_dsp_mask());
 280
 281         return cpu->dsp_num_cores;
 282 }
 283 #endif
 284
 285 /*
 286  * Return the number of PPC cores on this SOC.
 287  */
 288 __weak int cpu_numcores(void)
 289 {
 290         struct cpu_type *cpu = gd->arch.cpu;
 291
 292         /*
 293          * Report # of cores in terms of the cpu_mask if we haven't
 294          * figured out how many there are yet
 295          */
 296         if (cpu->num_cores == 0)
 297                 return hweight32(cpu_mask());
 298
 299         return cpu->num_cores;
 300 }
 301
 302
 303 /*
 304  * Check if the given core ID is valid
 305  *
 306  * Returns zero if it isn't, 1 if it is.
 307  */
 308 int is_core_valid(unsigned int core)
 309 {
 310         return !!((1 << core) & cpu_mask());
 311 }
 312
 313 int arch_cpu_init(void)
 314 {
 315         uint svr;
 316         uint ver;
 317
 318         svr = get_svr();
 319         ver = SVR_SOC_VER(svr);
 320
 321         gd->arch.cpu = identify_cpu(ver);
 322
 323         return 0;
 324 }
 325
 326 /* Once in memory, compute mask & # cores once and save them off */
 327 int fixup_cpu(void)
 328 {
 329         struct cpu_type *cpu = gd->arch.cpu;
 330
 331         if (cpu->num_cores == 0) {
 332                 cpu->mask = cpu_mask();
 333                 cpu->num_cores = cpu_numcores();
 334         }
 335
 336 #ifdef CONFIG_HETROGENOUS_CLUSTERS
 337         if (cpu->dsp_num_cores == 0) {
 338                 cpu->dsp_mask = cpu_dsp_mask();
 339                 cpu->dsp_num_cores = cpu_num_dspcores();
 340         }
 341 #endif
 342         return 0;
 343 }
 344
 345 /*
 346  * Initializes on-chip ethernet controllers.
 347  * to override, implement board_eth_init()
 348  */
 349 int cpu_eth_init(bd_t *bis)
 350 {
 351 #if defined(CONFIG_ETHER_ON_FCC)
 352         fec_initialize(bis);
 353 #endif
 354
 355 #if defined(CONFIG_UEC_ETH)
 356         uec_standard_init(bis);
 357 #endif
 358
 359 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_MPC85XX_FEC)
 360         tsec_standard_init(bis);
 361 #endif
 362
 363 #ifdef CONFIG_FMAN_ENET
 364         fm_standard_init(bis);
 365 #endif
 366
 367 #ifdef CONFIG_VSC9953
 368         vsc9953_init(bis);
 369 #endif
 370         return 0;
 371 }