arch/arm/mach-sunxi/Kconfig

   1 if ARCH_SUNXI
   2
   3 config SPL_LDSCRIPT
   4         default "arch/arm/cpu/armv7/sunxi/u-boot-spl.lds" if !ARM64
   5
   6 config IDENT_STRING
   7         default " Allwinner Technology"
   8
   9 config DRAM_SUN6I
  10         bool
  11         help
  12           Select this dram controller driver for Sun6i platforms,
  13           like A31/A31s.
  14
  15 config SUN6I_P2WI
  16         bool "Allwinner sun6i internal P2WI controller"
  17         help
  18           If you say yes to this option, support will be included for the
  19           P2WI (Push/Pull 2 Wire Interface) controller embedded in some sunxi
  20           SOCs.
  21           The P2WI looks like an SMBus controller (which supports only byte
  22           accesses), except that it only supports one slave device.
  23           This interface is used to connect to specific PMIC devices (like the
  24           AXP221).
  25
  26 config SUN6I_PRCM
  27         bool
  28         help
  29           Support for the PRCM (Power/Reset/Clock Management) unit available
  30           in A31 SoC.
  31
  32 config AXP_PMIC_BUS
  33         bool "Sunxi AXP PMIC bus access helpers"
  34         help
  35           Select this PMIC bus access helpers for Sunxi platform PRCM or other
  36           AXP family PMIC devices.
  37
  38 config SUN8I_RSB
  39         bool "Allwinner sunXi Reduced Serial Bus Driver"
  40         help
  41           Say y here to enable support for Allwinner's Reduced Serial Bus
  42           (RSB) support. This controller is responsible for communicating
  43           with various RSB based devices, such as AXP223, AXP8XX PMICs,
  44           and AC100/AC200 ICs.
  45
  46 config SUNXI_HIGH_SRAM
  47         bool
  48         default n
  49         ---help---
  50         Older Allwinner SoCs have their mask boot ROM mapped just below 4GB,
  51         with the first SRAM region being located at address 0.
  52         Some newer SoCs map the boot ROM at address 0 instead and move the
  53         SRAM to 64KB, just behind the mask ROM.
  54         Chips using the latter setup are supposed to select this option to
  55         adjust the addresses accordingly.
  56
  57 # Note only one of these may be selected at a time! But hidden choices are
  58 # not supported by Kconfig
  59 config SUNXI_GEN_SUN4I
  60         bool
  61         ---help---
  62         Select this for sunxi SoCs which have resets and clocks set up
  63         as the original A10 (mach-sun4i).
  64
  65 config SUNXI_GEN_SUN6I
  66         bool
  67         ---help---
  68         Select this for sunxi SoCs which have sun6i like periphery, like
  69         separate ahb reset control registers, custom pmic bus, new style
  70         watchdog, etc.
  71
  72 config SUNXI_DRAM_DW
  73         bool
  74         ---help---
  75         Select this for sunxi SoCs which uses a DRAM controller like the
  76         DesignWare controller used in H3, mainly SoCs after H3, which do
  77         not have official open-source DRAM initialization code, but can
  78         use modified H3 DRAM initialization code.
  79
  80 if SUNXI_DRAM_DW
  81 config SUNXI_DRAM_DW_16BIT
  82         bool
  83         ---help---
  84         Select this for sunxi SoCs with DesignWare DRAM controller and
  85         have only 16-bit memory buswidth.
  86
  87 config SUNXI_DRAM_DW_32BIT
  88         bool
  89         ---help---
  90         Select this for sunxi SoCs with DesignWare DRAM controller with
  91         32-bit memory buswidth.
  92 endif
  93
  94 config MACH_SUNXI_H3_H5
  95         bool
  96         select DM_I2C
  97         select SUNXI_DE2
  98         select SUNXI_DRAM_DW
  99         select SUNXI_DRAM_DW_32BIT
 100         select SUNXI_GEN_SUN6I
 101         select SUPPORT_SPL
 102
 103 choice
 104         prompt "Sunxi SoC Variant"
 105         optional
 106
 107 config MACH_SUN4I
 108         bool "sun4i (Allwinner A10)"
 109         select CPU_V7
 110         select ARM_CORTEX_CPU_IS_UP
 111         select SUNXI_GEN_SUN4I
 112         select SUPPORT_SPL
 113
 114 config MACH_SUN5I
 115         bool "sun5i (Allwinner A13)"
 116         select CPU_V7
 117         select ARM_CORTEX_CPU_IS_UP
 118         select SUNXI_GEN_SUN4I
 119         select SUPPORT_SPL
 120         imply CONS_INDEX_2 if !DM_SERIAL
 121
 122 config MACH_SUN6I
 123         bool "sun6i (Allwinner A31)"
 124         select CPU_V7
 125         select CPU_V7_HAS_NONSEC
 126         select CPU_V7_HAS_VIRT
 127         select ARCH_SUPPORT_PSCI
 128         select DRAM_SUN6I
 129         select SUN6I_P2WI
 130         select SUN6I_PRCM
 131         select SUNXI_GEN_SUN6I
 132         select SUPPORT_SPL
 133         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 134
 135 config MACH_SUN7I
 136         bool "sun7i (Allwinner A20)"
 137         select CPU_V7
 138         select CPU_V7_HAS_NONSEC
 139         select CPU_V7_HAS_VIRT
 140         select ARCH_SUPPORT_PSCI
 141         select SUNXI_GEN_SUN4I
 142         select SUPPORT_SPL
 143         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 144
 145 config MACH_SUN8I_A23
 146         bool "sun8i (Allwinner A23)"
 147         select CPU_V7
 148         select CPU_V7_HAS_NONSEC
 149         select CPU_V7_HAS_VIRT
 150         select ARCH_SUPPORT_PSCI
 151         select SUNXI_GEN_SUN6I
 152         select SUPPORT_SPL
 153         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 154         imply CONS_INDEX_5 if !DM_SERIAL
 155
 156 config MACH_SUN8I_A33
 157         bool "sun8i (Allwinner A33)"
 158         select CPU_V7
 159         select CPU_V7_HAS_NONSEC
 160         select CPU_V7_HAS_VIRT
 161         select ARCH_SUPPORT_PSCI
 162         select SUNXI_GEN_SUN6I
 163         select SUPPORT_SPL
 164         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 165         imply CONS_INDEX_5 if !DM_SERIAL
 166
 167 config MACH_SUN8I_A83T
 168         bool "sun8i (Allwinner A83T)"
 169         select CPU_V7
 170         select SUNXI_GEN_SUN6I
 171         select MMC_SUNXI_HAS_NEW_MODE
 172         select SUPPORT_SPL
 173
 174 config MACH_SUN8I_H3
 175         bool "sun8i (Allwinner H3)"
 176         select CPU_V7
 177         select CPU_V7_HAS_NONSEC
 178         select CPU_V7_HAS_VIRT
 179         select ARCH_SUPPORT_PSCI
 180         select MACH_SUNXI_H3_H5
 181         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 182
 183 config MACH_SUN8I_R40
 184         bool "sun8i (Allwinner R40)"
 185         select CPU_V7
 186         select CPU_V7_HAS_NONSEC
 187         select CPU_V7_HAS_VIRT
 188         select ARCH_SUPPORT_PSCI
 189         select SUNXI_GEN_SUN6I
 190         select SUPPORT_SPL
 191         select SUNXI_DRAM_DW
 192         select SUNXI_DRAM_DW_32BIT
 193
 194 config MACH_SUN8I_V3S
 195         bool "sun8i (Allwinner V3s)"
 196         select CPU_V7
 197         select CPU_V7_HAS_NONSEC
 198         select CPU_V7_HAS_VIRT
 199         select ARCH_SUPPORT_PSCI
 200         select SUNXI_GEN_SUN6I
 201         select SUNXI_DRAM_DW
 202         select SUNXI_DRAM_DW_16BIT
 203         select SUPPORT_SPL
 204         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 205
 206 config MACH_SUN9I
 207         bool "sun9i (Allwinner A80)"
 208         select CPU_V7
 209         select SUN6I_PRCM
 210         select SUNXI_HIGH_SRAM
 211         select SUNXI_GEN_SUN6I
 212         select SUN8I_RSB
 213         select SUPPORT_SPL
 214
 215 config MACH_SUN50I
 216         bool "sun50i (Allwinner A64)"
 217         select ARM64
 218         select DM_I2C
 219         select SUNXI_DE2
 220         select SUNXI_GEN_SUN6I
 221         select SUNXI_HIGH_SRAM
 222         select SUPPORT_SPL
 223         select SUNXI_DRAM_DW
 224         select SUNXI_DRAM_DW_32BIT
 225         select FIT
 226         select SPL_LOAD_FIT
 227
 228 config MACH_SUN50I_H5
 229         bool "sun50i (Allwinner H5)"
 230         select ARM64
 231         select MACH_SUNXI_H3_H5
 232         select SUNXI_HIGH_SRAM
 233         select FIT
 234         select SPL_LOAD_FIT
 235
 236 endchoice
 237
 238 # The sun8i SoCs share a lot, this helps to avoid a lot of "if A23 || A33"
 239 config MACH_SUN8I
 240         bool
 241         select SUN8I_RSB
 242         select SUN6I_PRCM
 243         default y if MACH_SUN8I_A23
 244         default y if MACH_SUN8I_A33
 245         default y if MACH_SUN8I_A83T
 246         default y if MACH_SUNXI_H3_H5
 247         default y if MACH_SUN8I_R40
 248         default y if MACH_SUN8I_V3S
 249
 250 config RESERVE_ALLWINNER_BOOT0_HEADER
 251         bool "reserve space for Allwinner boot0 header"
 252         select ENABLE_ARM_SOC_BOOT0_HOOK
 253         ---help---
 254         Prepend a 1536 byte (empty) header to the U-Boot image file, to be
 255         filled with magic values post build. The Allwinner provided boot0
 256         blob relies on this information to load and execute U-Boot.
 257         Only needed on 64-bit Allwinner boards so far when using boot0.
 258
 259 config ARM_BOOT_HOOK_RMR
 260         bool
 261         depends on ARM64
 262         default y
 263         select ENABLE_ARM_SOC_BOOT0_HOOK
 264         ---help---
 265         Insert some ARM32 code at the very beginning of the U-Boot binary
 266         which uses an RMR register write to bring the core into AArch64 mode.
 267         The very first instruction acts as a switch, since it's carefully
 268         chosen to be a NOP in one mode and a branch in the other, so the
 269         code would only be executed if not already in AArch64.
 270         This allows both the SPL and the U-Boot proper to be entered in
 271         either mode and switch to AArch64 if needed.
 272
 273 if SUNXI_DRAM_DW
 274 config SUNXI_DRAM_DDR3
 275         bool
 276
 277 config SUNXI_DRAM_DDR2
 278         bool
 279
 280 config SUNXI_DRAM_LPDDR3
 281         bool
 282
 283 choice
 284         prompt "DRAM Type and Timing"
 285         default SUNXI_DRAM_DDR3_1333 if !MACH_SUN8I_V3S
 286         default SUNXI_DRAM_DDR2_V3S if MACH_SUN8I_V3S
 287
 288 config SUNXI_DRAM_DDR3_1333
 289         bool "DDR3 1333"
 290         select SUNXI_DRAM_DDR3
 291         depends on !MACH_SUN8I_V3S
 292         ---help---
 293         This option is the original only supported memory type, which suits
 294         many H3/H5/A64 boards available now.
 295
 296 config SUNXI_DRAM_LPDDR3_STOCK
 297         bool "LPDDR3 with Allwinner stock configuration"
 298         select SUNXI_DRAM_LPDDR3
 299         ---help---
 300         This option is the LPDDR3 timing used by the stock boot0 by
 301         Allwinner.
 302
 303 config SUNXI_DRAM_DDR2_V3S
 304         bool "DDR2 found in V3s chip"
 305         select SUNXI_DRAM_DDR2
 306         depends on MACH_SUN8I_V3S
 307         ---help---
 308         This option is only for the DDR2 memory chip which is co-packaged in
 309         Allwinner V3s SoC.
 310
 311 endchoice
 312 endif
 313
 314 config DRAM_TYPE
 315         int "sunxi dram type"
 316         depends on MACH_SUN8I_A83T
 317         default 3
 318         ---help---
 319         Set the dram type, 3: DDR3, 7: LPDDR3
 320
 321 config DRAM_CLK
 322         int "sunxi dram clock speed"
 323         default 792 if MACH_SUN9I
 324         default 648 if MACH_SUN8I_R40
 325         default 312 if MACH_SUN6I || MACH_SUN8I
 326         default 360 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || \
 327                        MACH_SUN8I_V3S
 328         default 672 if MACH_SUN50I
 329         ---help---
 330         Set the dram clock speed, valid range 240 - 480 (prior to sun9i),
 331         must be a multiple of 24. For the sun9i (A80), the tested values
 332         (for DDR3-1600) are 312 to 792.
 333
 334 if MACH_SUN5I || MACH_SUN7I
 335 config DRAM_MBUS_CLK
 336         int "sunxi mbus clock speed"
 337         default 300
 338         ---help---
 339         Set the mbus clock speed. The maximum on sun5i hardware is 300MHz.
 340
 341 endif
 342
 343 config DRAM_ZQ
 344         int "sunxi dram zq value"
 345         default 123 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I
 346         default 127 if MACH_SUN7I
 347         default 14779 if MACH_SUN8I_V3S
 348         default 3881979 if MACH_SUN8I_R40
 349         default 4145117 if MACH_SUN9I
 350         default 3881915 if MACH_SUN50I
 351         ---help---
 352         Set the dram zq value.
 353
 354 config DRAM_ODT_EN
 355         bool "sunxi dram odt enable"
 356         default n if !MACH_SUN8I_A23
 357         default y if MACH_SUN8I_A23
 358         default y if MACH_SUN8I_R40
 359         default y if MACH_SUN50I
 360         ---help---
 361         Select this to enable dram odt (on die termination).
 362
 363 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 364 config DRAM_EMR1
 365         int "sunxi dram emr1 value"
 366         default 0 if MACH_SUN4I
 367         default 4 if MACH_SUN5I || MACH_SUN7I
 368         ---help---
 369         Set the dram controller emr1 value.
 370
 371 config DRAM_TPR3
 372         hex "sunxi dram tpr3 value"
 373         default 0
 374         ---help---
 375         Set the dram controller tpr3 parameter. This parameter configures
 376         the delay on the command lane and also phase shifts, which are
 377         applied for sampling incoming read data. The default value 0
 378         means that no phase/delay adjustments are necessary. Properly
 379         configuring this parameter increases reliability at high DRAM
 380         clock speeds.
 381
 382 config DRAM_DQS_GATING_DELAY
 383         hex "sunxi dram dqs_gating_delay value"
 384         default 0
 385         ---help---
 386         Set the dram controller dqs_gating_delay parmeter. Each byte
 387         encodes the DQS gating delay for each byte lane. The delay
 388         granularity is 1/4 cycle. For example, the value 0x05060606
 389         means that the delay is 5 quarter-cycles for one lane (1.25
 390         cycles) and 6 quarter-cycles (1.5 cycles) for 3 other lanes.
 391         The default value 0 means autodetection. The results of hardware
 392         autodetection are not very reliable and depend on the chip
 393         temperature (sometimes producing different results on cold start
 394         and warm reboot). But the accuracy of hardware autodetection
 395         is usually good enough, unless running at really high DRAM
 396         clocks speeds (up to 600MHz). If unsure, keep as 0.
 397
 398 choice
 399         prompt "sunxi dram timings"
 400         default DRAM_TIMINGS_VENDOR_MAGIC
 401         ---help---
 402         Select the timings of the DDR3 chips.
 403
 404 config DRAM_TIMINGS_VENDOR_MAGIC
 405         bool "Magic vendor timings from Android"
 406         ---help---
 407         The same DRAM timings as in the Allwinner boot0 bootloader.
 408
 409 config DRAM_TIMINGS_DDR3_1066F_1333H
 410         bool "JEDEC DDR3-1333H with down binning to DDR3-1066F"
 411         ---help---
 412         Use the timings of the standard JEDEC DDR3-1066F speed bin for
 413         DRAM_CLK <= 533MHz and the timings of the DDR3-1333H speed bin
 414         for DRAM_CLK > 533MHz. This covers the majority of DDR3 chips
 415         used in Allwinner A10/A13/A20 devices. In the case of DDR3-1333
 416         or DDR3-1600 chips, be sure to check the DRAM datasheet to confirm
 417         that down binning to DDR3-1066F is supported (because DDR3-1066F
 418         uses a bit faster timings than DDR3-1333H).
 419
 420 config DRAM_TIMINGS_DDR3_800E_1066G_1333J
 421         bool "JEDEC DDR3-800E / DDR3-1066G / DDR3-1333J"
 422         ---help---
 423         Use the timings of the slowest possible JEDEC speed bin for the
 424         selected DRAM_CLK. Depending on the DRAM_CLK value, it may be
 425         DDR3-800E, DDR3-1066G or DDR3-1333J.
 426
 427 endchoice
 428
 429 endif
 430
 431 if MACH_SUN8I_A23
 432 config DRAM_ODT_CORRECTION
 433         int "sunxi dram odt correction value"
 434         default 0
 435         ---help---
 436         Set the dram odt correction value (range -255 - 255). In allwinner
 437         fex files, this option is found in bits 8-15 of the u32 odt_en variable
 438         in the [dram] section. When bit 31 of the odt_en variable is set
 439         then the correction is negative. Usually the value for this is 0.
 440 endif
 441
 442 config SYS_CLK_FREQ
 443         default 1008000000 if MACH_SUN4I
 444         default 1008000000 if MACH_SUN5I
 445         default 1008000000 if MACH_SUN6I
 446         default 912000000 if MACH_SUN7I
 447         default 816000000 if MACH_SUN50I || MACH_SUN50I_H5
 448         default 1008000000 if MACH_SUN8I
 449         default 1008000000 if MACH_SUN9I
 450
 451 config SYS_CONFIG_NAME
 452         default "sun4i" if MACH_SUN4I
 453         default "sun5i" if MACH_SUN5I
 454         default "sun6i" if MACH_SUN6I
 455         default "sun7i" if MACH_SUN7I
 456         default "sun8i" if MACH_SUN8I
 457         default "sun9i" if MACH_SUN9I
 458         default "sun50i" if MACH_SUN50I
 459
 460 config SYS_BOARD
 461         default "sunxi"
 462
 463 config SYS_SOC
 464         default "sunxi"
 465
 466 config UART0_PORT_F
 467         bool "UART0 on MicroSD breakout board"
 468         default n
 469         ---help---
 470         Repurpose the SD card slot for getting access to the UART0 serial
 471         console. Primarily useful only for low level u-boot debugging on
 472         tablets, where normal UART0 is difficult to access and requires
 473         device disassembly and/or soldering. As the SD card can't be used
 474         at the same time, the system can be only booted in the FEL mode.
 475         Only enable this if you really know what you are doing.
 476
 477 config OLD_SUNXI_KERNEL_COMPAT
 478         bool "Enable workarounds for booting old kernels"
 479         default n
 480         ---help---
 481         Set this to enable various workarounds for old kernels, this results in
 482         sub-optimal settings for newer kernels, only enable if needed.
 483
 484 config MACPWR
 485         string "MAC power pin"
 486         default ""
 487         help
 488           Set the pin used to power the MAC. This takes a string in the format
 489           understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 490
 491 config MMC0_CD_PIN
 492         string "Card detect pin for mmc0"
 493         default "PF6" if MACH_SUN8I_A83T || MACH_SUNXI_H3_H5 || MACH_SUN50I
 494         default ""
 495         ---help---
 496         Set the card detect pin for mmc0, leave empty to not use cd. This
 497         takes a string in the format understood by sunxi_name_to_gpio, e.g.
 498         PH1 for pin 1 of port H.
 499
 500 config MMC1_CD_PIN
 501         string "Card detect pin for mmc1"
 502         default ""
 503         ---help---
 504         See MMC0_CD_PIN help text.
 505
 506 config MMC2_CD_PIN
 507         string "Card detect pin for mmc2"
 508         default ""
 509         ---help---
 510         See MMC0_CD_PIN help text.
 511
 512 config MMC3_CD_PIN
 513         string "Card detect pin for mmc3"
 514         default ""
 515         ---help---
 516         See MMC0_CD_PIN help text.
 517
 518 config MMC1_PINS
 519         string "Pins for mmc1"
 520         default ""
 521         ---help---
 522         Set the pins used for mmc1, when applicable. This takes a string in the
 523         format understood by sunxi_name_to_gpio_bank, e.g. PH for port H.
 524
 525 config MMC2_PINS
 526         string "Pins for mmc2"
 527         default ""
 528         ---help---
 529         See MMC1_PINS help text.
 530
 531 config MMC3_PINS
 532         string "Pins for mmc3"
 533         default ""
 534         ---help---
 535         See MMC1_PINS help text.
 536
 537 config MMC_SUNXI_SLOT_EXTRA
 538         int "mmc extra slot number"
 539         default -1
 540         ---help---
 541         sunxi builds always enable mmc0, some boards also have a second sdcard
 542         slot or emmc on mmc1 - mmc3. Setting this to 1, 2 or 3 will enable
 543         support for this.
 544
 545 config INITIAL_USB_SCAN_DELAY
 546         int "delay initial usb scan by x ms to allow builtin devices to init"
 547         default 0
 548         ---help---
 549         Some boards have on board usb devices which need longer than the
 550         USB spec's 1 second to connect from board powerup. Set this config
 551         option to a non 0 value to add an extra delay before the first usb
 552         bus scan.
 553
 554 config USB0_VBUS_PIN
 555         string "Vbus enable pin for usb0 (otg)"
 556         default ""
 557         ---help---
 558         Set the Vbus enable pin for usb0 (otg). This takes a string in the
 559         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 560
 561 config USB0_VBUS_DET
 562         string "Vbus detect pin for usb0 (otg)"
 563         default ""
 564         ---help---
 565         Set the Vbus detect pin for usb0 (otg). This takes a string in the
 566         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 567
 568 config USB0_ID_DET
 569         string "ID detect pin for usb0 (otg)"
 570         default ""
 571         ---help---
 572         Set the ID detect pin for usb0 (otg). This takes a string in the
 573         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 574
 575 config USB1_VBUS_PIN
 576         string "Vbus enable pin for usb1 (ehci0)"
 577         default "PH6" if MACH_SUN4I || MACH_SUN7I
 578         default "PH27" if MACH_SUN6I
 579         ---help---
 580         Set the Vbus enable pin for usb1 (ehci0, usb0 is the otg). This takes
 581         a string in the format understood by sunxi_name_to_gpio, e.g.
 582         PH1 for pin 1 of port H.
 583
 584 config USB2_VBUS_PIN
 585         string "Vbus enable pin for usb2 (ehci1)"
 586         default "PH3" if MACH_SUN4I || MACH_SUN7I
 587         default "PH24" if MACH_SUN6I
 588         ---help---
 589         See USB1_VBUS_PIN help text.
 590
 591 config USB3_VBUS_PIN
 592         string "Vbus enable pin for usb3 (ehci2)"
 593         default ""
 594         ---help---
 595         See USB1_VBUS_PIN help text.
 596
 597 config I2C0_ENABLE
 598         bool "Enable I2C/TWI controller 0"
 599         default y if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUN8I_R40
 600         default n if MACH_SUN6I || MACH_SUN8I
 601         select CMD_I2C
 602         ---help---
 603         This allows enabling I2C/TWI controller 0 by muxing its pins, enabling
 604         its clock and setting up the bus. This is especially useful on devices
 605         with slaves connected to the bus or with pins exposed through e.g. an
 606         expansion port/header.
 607
 608 config I2C1_ENABLE
 609         bool "Enable I2C/TWI controller 1"
 610         default n
 611         select CMD_I2C
 612         ---help---
 613         See I2C0_ENABLE help text.
 614
 615 config I2C2_ENABLE
 616         bool "Enable I2C/TWI controller 2"
 617         default n
 618         select CMD_I2C
 619         ---help---
 620         See I2C0_ENABLE help text.
 621
 622 if MACH_SUN6I || MACH_SUN7I
 623 config I2C3_ENABLE
 624         bool "Enable I2C/TWI controller 3"
 625         default n
 626         select CMD_I2C
 627         ---help---
 628         See I2C0_ENABLE help text.
 629 endif
 630
 631 if SUNXI_GEN_SUN6I
 632 config R_I2C_ENABLE
 633         bool "Enable the PRCM I2C/TWI controller"
 634         # This is used for the pmic on H3
 635         default y if SY8106A_POWER
 636         select CMD_I2C
 637         ---help---
 638         Set this to y to enable the I2C controller which is part of the PRCM.
 639 endif
 640
 641 if MACH_SUN7I
 642 config I2C4_ENABLE
 643         bool "Enable I2C/TWI controller 4"
 644         default n
 645         select CMD_I2C
 646         ---help---
 647         See I2C0_ENABLE help text.
 648 endif
 649
 650 config AXP_GPIO
 651         bool "Enable support for gpio-s on axp PMICs"
 652         default n
 653         ---help---
 654         Say Y here to enable support for the gpio pins of the axp PMIC ICs.
 655
 656 config VIDEO_SUNXI
 657         bool "Enable graphical uboot console on HDMI, LCD or VGA"
 658         depends on !MACH_SUN8I_A83T
 659         depends on !MACH_SUNXI_H3_H5
 660         depends on !MACH_SUN8I_R40
 661         depends on !MACH_SUN8I_V3S
 662         depends on !MACH_SUN9I
 663         depends on !MACH_SUN50I
 664         select VIDEO
 665         imply VIDEO_DT_SIMPLEFB
 666         default y
 667         ---help---
 668         Say Y here to add support for using a cfb console on the HDMI, LCD
 669         or VGA output found on most sunxi devices. See doc/README.video for
 670         info on how to select the video output and mode.
 671
 672 config VIDEO_HDMI
 673         bool "HDMI output support"
 674         depends on VIDEO_SUNXI && !MACH_SUN8I
 675         default y
 676         ---help---
 677         Say Y here to add support for outputting video over HDMI.
 678
 679 config VIDEO_VGA
 680         bool "VGA output support"
 681         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN7I)
 682         default n
 683         ---help---
 684         Say Y here to add support for outputting video over VGA.
 685
 686 config VIDEO_VGA_VIA_LCD
 687         bool "VGA via LCD controller support"
 688         depends on VIDEO_SUNXI && (MACH_SUN5I || MACH_SUN6I || MACH_SUN8I)
 689         default n
 690         ---help---
 691         Say Y here to add support for external DACs connected to the parallel
 692         LCD interface driving a VGA connector, such as found on the
 693         Olimex A13 boards.
 694
 695 config VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
 696         bool "Force sync active high for VGA via LCD controller support"
 697         depends on VIDEO_VGA_VIA_LCD
 698         default n
 699         ---help---
 700         Say Y here if you've a board which uses opendrain drivers for the vga
 701         hsync and vsync signals. Opendrain drivers cannot generate steep enough
 702         positive edges for a stable video output, so on boards with opendrain
 703         drivers the sync signals must always be active high.
 704
 705 config VIDEO_VGA_EXTERNAL_DAC_EN
 706         string "LCD panel power enable pin"
 707         depends on VIDEO_VGA_VIA_LCD
 708         default ""
 709         ---help---
 710         Set the enable pin for the external VGA DAC. This takes a string in the
 711         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 712
 713 config VIDEO_COMPOSITE
 714         bool "Composite video output support"
 715         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN5I || MACH_SUN7I)
 716         default n
 717         ---help---
 718         Say Y here to add support for outputting composite video.
 719
 720 config VIDEO_LCD_MODE
 721         string "LCD panel timing details"
 722         depends on VIDEO_SUNXI
 723         default ""
 724         ---help---
 725         LCD panel timing details string, leave empty if there is no LCD panel.
 726         This is in drivers/video/videomodes.c: video_get_params() format, e.g.
 727         x:800,y:480,depth:18,pclk_khz:33000,le:16,ri:209,up:22,lo:22,hs:30,vs:1,sync:0,vmode:0
 728         Also see: http://linux-sunxi.org/LCD
 729
 730 config VIDEO_LCD_DCLK_PHASE
 731         int "LCD panel display clock phase"
 732         depends on VIDEO_SUNXI || DM_VIDEO
 733         default 1
 734         ---help---
 735         Select LCD panel display clock phase shift, range 0-3.
 736
 737 config VIDEO_LCD_POWER
 738         string "LCD panel power enable pin"
 739         depends on VIDEO_SUNXI
 740         default ""
 741         ---help---
 742         Set the power enable pin for the LCD panel. This takes a string in the
 743         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 744
 745 config VIDEO_LCD_RESET
 746         string "LCD panel reset pin"
 747         depends on VIDEO_SUNXI
 748         default ""
 749         ---help---
 750         Set the reset pin for the LCD panel. This takes a string in the format
 751         understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 752
 753 config VIDEO_LCD_BL_EN
 754         string "LCD panel backlight enable pin"
 755         depends on VIDEO_SUNXI
 756         default ""
 757         ---help---
 758         Set the backlight enable pin for the LCD panel. This takes a string in the
 759         the format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 760         port H.
 761
 762 config VIDEO_LCD_BL_PWM
 763         string "LCD panel backlight pwm pin"
 764         depends on VIDEO_SUNXI
 765         default ""
 766         ---help---
 767         Set the backlight pwm pin for the LCD panel. This takes a string in the
 768         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 769
 770 config VIDEO_LCD_BL_PWM_ACTIVE_LOW
 771         bool "LCD panel backlight pwm is inverted"
 772         depends on VIDEO_SUNXI
 773         default y
 774         ---help---
 775         Set this if the backlight pwm output is active low.
 776
 777 config VIDEO_LCD_PANEL_I2C
 778         bool "LCD panel needs to be configured via i2c"
 779         depends on VIDEO_SUNXI
 780         default n
 781         select CMD_I2C
 782         ---help---
 783         Say y here if the LCD panel needs to be configured via i2c. This
 784         will add a bitbang i2c controller using gpios to talk to the LCD.
 785
 786 config VIDEO_LCD_PANEL_I2C_SDA
 787         string "LCD panel i2c interface SDA pin"
 788         depends on VIDEO_LCD_PANEL_I2C
 789         default "PG12"
 790         ---help---
 791         Set the SDA pin for the LCD i2c interface. This takes a string in the
 792         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 793
 794 config VIDEO_LCD_PANEL_I2C_SCL
 795         string "LCD panel i2c interface SCL pin"
 796         depends on VIDEO_LCD_PANEL_I2C
 797         default "PG10"
 798         ---help---
 799         Set the SCL pin for the LCD i2c interface. This takes a string in the
 800         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 801
 802
 803 # Note only one of these may be selected at a time! But hidden choices are
 804 # not supported by Kconfig
 805 config VIDEO_LCD_IF_PARALLEL
 806         bool
 807
 808 config VIDEO_LCD_IF_LVDS
 809         bool
 810
 811 config SUNXI_DE2
 812         bool
 813         default n
 814
 815 config VIDEO_DE2
 816         bool "Display Engine 2 video driver"
 817         depends on SUNXI_DE2
 818         select DM_VIDEO
 819         select DISPLAY
 820         imply VIDEO_DT_SIMPLEFB
 821         default y
 822         ---help---
 823         Say y here if you want to build DE2 video driver which is present on
 824         newer SoCs. Currently only HDMI output is supported.
 825
 826
 827 choice
 828         prompt "LCD panel support"
 829         depends on VIDEO_SUNXI
 830         ---help---
 831         Select which type of LCD panel to support.
 832
 833 config VIDEO_LCD_PANEL_PARALLEL
 834         bool "Generic parallel interface LCD panel"
 835         select VIDEO_LCD_IF_PARALLEL
 836
 837 config VIDEO_LCD_PANEL_LVDS
 838         bool "Generic lvds interface LCD panel"
 839         select VIDEO_LCD_IF_LVDS
 840
 841 config VIDEO_LCD_PANEL_MIPI_4_LANE_513_MBPS_VIA_SSD2828
 842         bool "MIPI 4-lane, 513Mbps LCD panel via SSD2828 bridge chip"
 843         select VIDEO_LCD_SSD2828
 844         select VIDEO_LCD_IF_PARALLEL
 845         ---help---
 846         7.85" 768x1024 LCD panels, such as LG LP079X01 or AUO B079XAN01.0
 847
 848 config VIDEO_LCD_PANEL_EDP_4_LANE_1620M_VIA_ANX9804
 849         bool "eDP 4-lane, 1.62G LCD panel via ANX9804 bridge chip"
 850         select VIDEO_LCD_ANX9804
 851         select VIDEO_LCD_IF_PARALLEL
 852         select VIDEO_LCD_PANEL_I2C
 853         ---help---
 854         Select this for eDP LCD panels with 4 lanes running at 1.62G,
 855         connected via an ANX9804 bridge chip.
 856
 857 config VIDEO_LCD_PANEL_HITACHI_TX18D42VM
 858         bool "Hitachi tx18d42vm LCD panel"
 859         select VIDEO_LCD_HITACHI_TX18D42VM
 860         select VIDEO_LCD_IF_LVDS
 861         ---help---
 862         7.85" 1024x768 Hitachi tx18d42vm LCD panel support
 863
 864 config VIDEO_LCD_TL059WV5C0
 865         bool "tl059wv5c0 LCD panel"
 866         select VIDEO_LCD_PANEL_I2C
 867         select VIDEO_LCD_IF_PARALLEL
 868         ---help---
 869         6" 480x800 tl059wv5c0 panel support, as used on the Utoo P66 and
 870         Aigo M60/M608/M606 tablets.
 871
 872 endchoice
 873
 874 config SATAPWR
 875         string "SATA power pin"
 876         default ""
 877         help
 878           Set the pins used to power the SATA. This takes a string in the
 879           format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 880           port H.
 881
 882 config GMAC_TX_DELAY
 883         int "GMAC Transmit Clock Delay Chain"
 884         default 0
 885         ---help---
 886         Set the GMAC Transmit Clock Delay Chain value.
 887
 888 config SPL_STACK_R_ADDR
 889         default 0x4fe00000 if MACH_SUN4I
 890         default 0x4fe00000 if MACH_SUN5I
 891         default 0x4fe00000 if MACH_SUN6I
 892         default 0x4fe00000 if MACH_SUN7I
 893         default 0x4fe00000 if MACH_SUN8I
 894         default 0x2fe00000 if MACH_SUN9I
 895         default 0x4fe00000 if MACH_SUN50I
 896
 897 config SPL_SPI_SUNXI
 898         bool "Support for SPI Flash on Allwinner SoCs in SPL"
 899         depends on MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUNXI_H3_H5 || MACH_SUN50I
 900         help
 901           Enable support for SPI Flash. This option allows SPL to read from
 902           sunxi SPI Flash. It uses the same method as the boot ROM, so does
 903           not need any extra configuration.
 904
 905 endif