arch/arm/mach-sunxi/Kconfig

   1 if ARCH_SUNXI
   2
   3 config SPL_LDSCRIPT
   4         default "arch/arm/cpu/armv7/sunxi/u-boot-spl.lds" if !ARM64
   5
   6 config IDENT_STRING
   7         default " Allwinner Technology"
   8
   9 config DRAM_SUN4I
  10         bool
  11         help
  12           Select this dram controller driver for Sun4/5/7i platforms,
  13           like A10/A13/A20.
  14
  15 config DRAM_SUN6I
  16         bool
  17         help
  18           Select this dram controller driver for Sun6i platforms,
  19           like A31/A31s.
  20
  21 config DRAM_SUN8I_A23
  22         bool
  23         help
  24           Select this dram controller driver for Sun8i platforms,
  25           for A23 SOC.
  26
  27 config DRAM_SUN8I_A33
  28         bool
  29         help
  30           Select this dram controller driver for Sun8i platforms,
  31           for A33 SOC.
  32
  33 config DRAM_SUN8I_A83T
  34         bool
  35         help
  36           Select this dram controller driver for Sun8i platforms,
  37           for A83T SOC.
  38
  39 config DRAM_SUN9I
  40         bool
  41         help
  42           Select this dram controller driver for Sun9i platforms,
  43           like A80.
  44
  45 config DRAM_SUN50I_H6
  46         bool
  47         help
  48           Select this dram controller driver for some sun50i platforms,
  49           like H6.
  50
  51 config SUN6I_P2WI
  52         bool "Allwinner sun6i internal P2WI controller"
  53         help
  54           If you say yes to this option, support will be included for the
  55           P2WI (Push/Pull 2 Wire Interface) controller embedded in some sunxi
  56           SOCs.
  57           The P2WI looks like an SMBus controller (which supports only byte
  58           accesses), except that it only supports one slave device.
  59           This interface is used to connect to specific PMIC devices (like the
  60           AXP221).
  61
  62 config SUN6I_PRCM
  63         bool
  64         help
  65           Support for the PRCM (Power/Reset/Clock Management) unit available
  66           in A31 SoC.
  67
  68 config AXP_PMIC_BUS
  69         bool "Sunxi AXP PMIC bus access helpers"
  70         help
  71           Select this PMIC bus access helpers for Sunxi platform PRCM or other
  72           AXP family PMIC devices.
  73
  74 config SUN8I_RSB
  75         bool "Allwinner sunXi Reduced Serial Bus Driver"
  76         help
  77           Say y here to enable support for Allwinner's Reduced Serial Bus
  78           (RSB) support. This controller is responsible for communicating
  79           with various RSB based devices, such as AXP223, AXP8XX PMICs,
  80           and AC100/AC200 ICs.
  81
  82 config SUNXI_SRAM_ADDRESS
  83         hex
  84         default 0x10000 if MACH_SUN9I || MACH_SUN50I || MACH_SUN50I_H5
  85         default 0x20000 if MACH_SUN50I_H6
  86         default 0x0
  87         ---help---
  88         Older Allwinner SoCs have their mask boot ROM mapped just below 4GB,
  89         with the first SRAM region being located at address 0.
  90         Some newer SoCs map the boot ROM at address 0 instead and move the
  91         SRAM to a different address.
  92
  93 config SUNXI_A64_TIMER_ERRATUM
  94         bool
  95
  96 # Note only one of these may be selected at a time! But hidden choices are
  97 # not supported by Kconfig
  98 config SUNXI_GEN_SUN4I
  99         bool
 100         ---help---
 101         Select this for sunxi SoCs which have resets and clocks set up
 102         as the original A10 (mach-sun4i).
 103
 104 config SUNXI_GEN_SUN6I
 105         bool
 106         ---help---
 107         Select this for sunxi SoCs which have sun6i like periphery, like
 108         separate ahb reset control registers, custom pmic bus, new style
 109         watchdog, etc.
 110
 111 config SUNXI_DRAM_DW
 112         bool
 113         ---help---
 114         Select this for sunxi SoCs which uses a DRAM controller like the
 115         DesignWare controller used in H3, mainly SoCs after H3, which do
 116         not have official open-source DRAM initialization code, but can
 117         use modified H3 DRAM initialization code.
 118
 119 if SUNXI_DRAM_DW
 120 config SUNXI_DRAM_DW_16BIT
 121         bool
 122         ---help---
 123         Select this for sunxi SoCs with DesignWare DRAM controller and
 124         have only 16-bit memory buswidth.
 125
 126 config SUNXI_DRAM_DW_32BIT
 127         bool
 128         ---help---
 129         Select this for sunxi SoCs with DesignWare DRAM controller with
 130         32-bit memory buswidth.
 131 endif
 132
 133 config MACH_SUNXI_H3_H5
 134         bool
 135         select DM_I2C
 136         select PHY_SUN4I_USB
 137         select SUNXI_DE2
 138         select SUNXI_DRAM_DW
 139         select SUNXI_DRAM_DW_32BIT
 140         select SUNXI_GEN_SUN6I
 141         select SUPPORT_SPL
 142
 143 # TODO: try out A80's 8GiB DRAM space
 144 config SUNXI_DRAM_MAX_SIZE
 145         hex
 146         default 0xC0000000 if MACH_SUN50I || MACH_SUN50I_H5 || MACH_SUN50I_H6
 147         default 0x80000000
 148
 149 choice
 150         prompt "Sunxi SoC Variant"
 151         optional
 152
 153 config MACH_SUN4I
 154         bool "sun4i (Allwinner A10)"
 155         select CPU_V7A
 156         select ARM_CORTEX_CPU_IS_UP
 157         select DM_MMC if MMC
 158         select DM_SCSI if SCSI
 159         select PHY_SUN4I_USB
 160         select DRAM_SUN4I
 161         select SUNXI_GEN_SUN4I
 162         select SUPPORT_SPL
 163
 164 config MACH_SUN5I
 165         bool "sun5i (Allwinner A13)"
 166         select CPU_V7A
 167         select ARM_CORTEX_CPU_IS_UP
 168         select DRAM_SUN4I
 169         select PHY_SUN4I_USB
 170         select SUNXI_GEN_SUN4I
 171         select SUPPORT_SPL
 172         imply CONS_INDEX_2 if !DM_SERIAL
 173
 174 config MACH_SUN6I
 175         bool "sun6i (Allwinner A31)"
 176         select CPU_V7A
 177         select CPU_V7_HAS_NONSEC
 178         select CPU_V7_HAS_VIRT
 179         select ARCH_SUPPORT_PSCI
 180         select DRAM_SUN6I
 181         select PHY_SUN4I_USB
 182         select SUN6I_P2WI
 183         select SUN6I_PRCM
 184         select SUNXI_GEN_SUN6I
 185         select SUPPORT_SPL
 186         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 187
 188 config MACH_SUN7I
 189         bool "sun7i (Allwinner A20)"
 190         select CPU_V7A
 191         select CPU_V7_HAS_NONSEC
 192         select CPU_V7_HAS_VIRT
 193         select ARCH_SUPPORT_PSCI
 194         select DRAM_SUN4I
 195         select PHY_SUN4I_USB
 196         select SUNXI_GEN_SUN4I
 197         select SUPPORT_SPL
 198         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 199
 200 config MACH_SUN8I_A23
 201         bool "sun8i (Allwinner A23)"
 202         select CPU_V7A
 203         select CPU_V7_HAS_NONSEC
 204         select CPU_V7_HAS_VIRT
 205         select ARCH_SUPPORT_PSCI
 206         select DRAM_SUN8I_A23
 207         select PHY_SUN4I_USB
 208         select SUNXI_GEN_SUN6I
 209         select SUPPORT_SPL
 210         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 211         imply CONS_INDEX_5 if !DM_SERIAL
 212
 213 config MACH_SUN8I_A33
 214         bool "sun8i (Allwinner A33)"
 215         select CPU_V7A
 216         select CPU_V7_HAS_NONSEC
 217         select CPU_V7_HAS_VIRT
 218         select ARCH_SUPPORT_PSCI
 219         select DRAM_SUN8I_A33
 220         select PHY_SUN4I_USB
 221         select SUNXI_GEN_SUN6I
 222         select SUPPORT_SPL
 223         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 224         imply CONS_INDEX_5 if !DM_SERIAL
 225
 226 config MACH_SUN8I_A83T
 227         bool "sun8i (Allwinner A83T)"
 228         select CPU_V7A
 229         select DRAM_SUN8I_A83T
 230         select PHY_SUN4I_USB
 231         select SUNXI_GEN_SUN6I
 232         select MMC_SUNXI_HAS_NEW_MODE
 233         select SUPPORT_SPL
 234
 235 config MACH_SUN8I_H3
 236         bool "sun8i (Allwinner H3)"
 237         select CPU_V7A
 238         select CPU_V7_HAS_NONSEC
 239         select CPU_V7_HAS_VIRT
 240         select ARCH_SUPPORT_PSCI
 241         select MACH_SUNXI_H3_H5
 242         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 243
 244 config MACH_SUN8I_R40
 245         bool "sun8i (Allwinner R40)"
 246         select CPU_V7A
 247         select CPU_V7_HAS_NONSEC
 248         select CPU_V7_HAS_VIRT
 249         select ARCH_SUPPORT_PSCI
 250         select SUNXI_GEN_SUN6I
 251         select SUPPORT_SPL
 252         select SUNXI_DRAM_DW
 253         select SUNXI_DRAM_DW_32BIT
 254
 255 config MACH_SUN8I_V3S
 256         bool "sun8i (Allwinner V3s)"
 257         select CPU_V7A
 258         select CPU_V7_HAS_NONSEC
 259         select CPU_V7_HAS_VIRT
 260         select ARCH_SUPPORT_PSCI
 261         select SUNXI_GEN_SUN6I
 262         select SUNXI_DRAM_DW
 263         select SUNXI_DRAM_DW_16BIT
 264         select SUPPORT_SPL
 265         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 266
 267 config MACH_SUN9I
 268         bool "sun9i (Allwinner A80)"
 269         select CPU_V7A
 270         select DRAM_SUN9I
 271         select SUN6I_PRCM
 272         select SUNXI_GEN_SUN6I
 273         select SUN8I_RSB
 274         select SUPPORT_SPL
 275
 276 config MACH_SUN50I
 277         bool "sun50i (Allwinner A64)"
 278         select ARM64
 279         select DM_I2C
 280         select PHY_SUN4I_USB
 281         select SUNXI_DE2
 282         select SUNXI_GEN_SUN6I
 283         select SUPPORT_SPL
 284         select SUNXI_DRAM_DW
 285         select SUNXI_DRAM_DW_32BIT
 286         select FIT
 287         select SPL_LOAD_FIT
 288         select SUNXI_A64_TIMER_ERRATUM
 289
 290 config MACH_SUN50I_H5
 291         bool "sun50i (Allwinner H5)"
 292         select ARM64
 293         select MACH_SUNXI_H3_H5
 294         select FIT
 295         select SPL_LOAD_FIT
 296
 297 config MACH_SUN50I_H6
 298         bool "sun50i (Allwinner H6)"
 299         select ARM64
 300         select SUPPORT_SPL
 301         select FIT
 302         select SPL_LOAD_FIT
 303         select DRAM_SUN50I_H6
 304
 305 endchoice
 306
 307 # The sun8i SoCs share a lot, this helps to avoid a lot of "if A23 || A33"
 308 config MACH_SUN8I
 309         bool
 310         select SUN8I_RSB
 311         select SUN6I_PRCM
 312         default y if MACH_SUN8I_A23
 313         default y if MACH_SUN8I_A33
 314         default y if MACH_SUN8I_A83T
 315         default y if MACH_SUNXI_H3_H5
 316         default y if MACH_SUN8I_R40
 317         default y if MACH_SUN8I_V3S
 318
 319 config RESERVE_ALLWINNER_BOOT0_HEADER
 320         bool "reserve space for Allwinner boot0 header"
 321         select ENABLE_ARM_SOC_BOOT0_HOOK
 322         ---help---
 323         Prepend a 1536 byte (empty) header to the U-Boot image file, to be
 324         filled with magic values post build. The Allwinner provided boot0
 325         blob relies on this information to load and execute U-Boot.
 326         Only needed on 64-bit Allwinner boards so far when using boot0.
 327
 328 config ARM_BOOT_HOOK_RMR
 329         bool
 330         depends on ARM64
 331         default y
 332         select ENABLE_ARM_SOC_BOOT0_HOOK
 333         ---help---
 334         Insert some ARM32 code at the very beginning of the U-Boot binary
 335         which uses an RMR register write to bring the core into AArch64 mode.
 336         The very first instruction acts as a switch, since it's carefully
 337         chosen to be a NOP in one mode and a branch in the other, so the
 338         code would only be executed if not already in AArch64.
 339         This allows both the SPL and the U-Boot proper to be entered in
 340         either mode and switch to AArch64 if needed.
 341
 342 if SUNXI_DRAM_DW
 343 config SUNXI_DRAM_DDR3
 344         bool
 345
 346 config SUNXI_DRAM_DDR2
 347         bool
 348
 349 config SUNXI_DRAM_LPDDR3
 350         bool
 351
 352 choice
 353         prompt "DRAM Type and Timing"
 354         default SUNXI_DRAM_DDR3_1333 if !MACH_SUN8I_V3S
 355         default SUNXI_DRAM_DDR2_V3S if MACH_SUN8I_V3S
 356
 357 config SUNXI_DRAM_DDR3_1333
 358         bool "DDR3 1333"
 359         select SUNXI_DRAM_DDR3
 360         depends on !MACH_SUN8I_V3S
 361         ---help---
 362         This option is the original only supported memory type, which suits
 363         many H3/H5/A64 boards available now.
 364
 365 config SUNXI_DRAM_LPDDR3_STOCK
 366         bool "LPDDR3 with Allwinner stock configuration"
 367         select SUNXI_DRAM_LPDDR3
 368         ---help---
 369         This option is the LPDDR3 timing used by the stock boot0 by
 370         Allwinner.
 371
 372 config SUNXI_DRAM_DDR2_V3S
 373         bool "DDR2 found in V3s chip"
 374         select SUNXI_DRAM_DDR2
 375         depends on MACH_SUN8I_V3S
 376         ---help---
 377         This option is only for the DDR2 memory chip which is co-packaged in
 378         Allwinner V3s SoC.
 379
 380 endchoice
 381 endif
 382
 383 config DRAM_TYPE
 384         int "sunxi dram type"
 385         depends on MACH_SUN8I_A83T
 386         default 3
 387         ---help---
 388         Set the dram type, 3: DDR3, 7: LPDDR3
 389
 390 config DRAM_CLK
 391         int "sunxi dram clock speed"
 392         default 792 if MACH_SUN9I
 393         default 648 if MACH_SUN8I_R40
 394         default 312 if MACH_SUN6I || MACH_SUN8I
 395         default 360 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || \
 396                        MACH_SUN8I_V3S
 397         default 672 if MACH_SUN50I
 398         default 744 if MACH_SUN50I_H6
 399         ---help---
 400         Set the dram clock speed, valid range 240 - 480 (prior to sun9i),
 401         must be a multiple of 24. For the sun9i (A80), the tested values
 402         (for DDR3-1600) are 312 to 792.
 403
 404 if MACH_SUN5I || MACH_SUN7I
 405 config DRAM_MBUS_CLK
 406         int "sunxi mbus clock speed"
 407         default 300
 408         ---help---
 409         Set the mbus clock speed. The maximum on sun5i hardware is 300MHz.
 410
 411 endif
 412
 413 config DRAM_ZQ
 414         int "sunxi dram zq value"
 415         default 123 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I
 416         default 127 if MACH_SUN7I
 417         default 14779 if MACH_SUN8I_V3S
 418         default 3881979 if MACH_SUN8I_R40 || MACH_SUN50I_H6
 419         default 4145117 if MACH_SUN9I
 420         default 3881915 if MACH_SUN50I
 421         ---help---
 422         Set the dram zq value.
 423
 424 config DRAM_ODT_EN
 425         bool "sunxi dram odt enable"
 426         default y if MACH_SUN8I_A23
 427         default y if MACH_SUN8I_R40
 428         default y if MACH_SUN50I
 429         default y if MACH_SUN50I_H6
 430         ---help---
 431         Select this to enable dram odt (on die termination).
 432
 433 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 434 config DRAM_EMR1
 435         int "sunxi dram emr1 value"
 436         default 0 if MACH_SUN4I
 437         default 4 if MACH_SUN5I || MACH_SUN7I
 438         ---help---
 439         Set the dram controller emr1 value.
 440
 441 config DRAM_TPR3
 442         hex "sunxi dram tpr3 value"
 443         default 0
 444         ---help---
 445         Set the dram controller tpr3 parameter. This parameter configures
 446         the delay on the command lane and also phase shifts, which are
 447         applied for sampling incoming read data. The default value 0
 448         means that no phase/delay adjustments are necessary. Properly
 449         configuring this parameter increases reliability at high DRAM
 450         clock speeds.
 451
 452 config DRAM_DQS_GATING_DELAY
 453         hex "sunxi dram dqs_gating_delay value"
 454         default 0
 455         ---help---
 456         Set the dram controller dqs_gating_delay parmeter. Each byte
 457         encodes the DQS gating delay for each byte lane. The delay
 458         granularity is 1/4 cycle. For example, the value 0x05060606
 459         means that the delay is 5 quarter-cycles for one lane (1.25
 460         cycles) and 6 quarter-cycles (1.5 cycles) for 3 other lanes.
 461         The default value 0 means autodetection. The results of hardware
 462         autodetection are not very reliable and depend on the chip
 463         temperature (sometimes producing different results on cold start
 464         and warm reboot). But the accuracy of hardware autodetection
 465         is usually good enough, unless running at really high DRAM
 466         clocks speeds (up to 600MHz). If unsure, keep as 0.
 467
 468 choice
 469         prompt "sunxi dram timings"
 470         default DRAM_TIMINGS_VENDOR_MAGIC
 471         ---help---
 472         Select the timings of the DDR3 chips.
 473
 474 config DRAM_TIMINGS_VENDOR_MAGIC
 475         bool "Magic vendor timings from Android"
 476         ---help---
 477         The same DRAM timings as in the Allwinner boot0 bootloader.
 478
 479 config DRAM_TIMINGS_DDR3_1066F_1333H
 480         bool "JEDEC DDR3-1333H with down binning to DDR3-1066F"
 481         ---help---
 482         Use the timings of the standard JEDEC DDR3-1066F speed bin for
 483         DRAM_CLK <= 533MHz and the timings of the DDR3-1333H speed bin
 484         for DRAM_CLK > 533MHz. This covers the majority of DDR3 chips
 485         used in Allwinner A10/A13/A20 devices. In the case of DDR3-1333
 486         or DDR3-1600 chips, be sure to check the DRAM datasheet to confirm
 487         that down binning to DDR3-1066F is supported (because DDR3-1066F
 488         uses a bit faster timings than DDR3-1333H).
 489
 490 config DRAM_TIMINGS_DDR3_800E_1066G_1333J
 491         bool "JEDEC DDR3-800E / DDR3-1066G / DDR3-1333J"
 492         ---help---
 493         Use the timings of the slowest possible JEDEC speed bin for the
 494         selected DRAM_CLK. Depending on the DRAM_CLK value, it may be
 495         DDR3-800E, DDR3-1066G or DDR3-1333J.
 496
 497 endchoice
 498
 499 endif
 500
 501 if MACH_SUN8I_A23
 502 config DRAM_ODT_CORRECTION
 503         int "sunxi dram odt correction value"
 504         default 0
 505         ---help---
 506         Set the dram odt correction value (range -255 - 255). In allwinner
 507         fex files, this option is found in bits 8-15 of the u32 odt_en variable
 508         in the [dram] section. When bit 31 of the odt_en variable is set
 509         then the correction is negative. Usually the value for this is 0.
 510 endif
 511
 512 config SYS_CLK_FREQ
 513         default 1008000000 if MACH_SUN4I
 514         default 1008000000 if MACH_SUN5I
 515         default 1008000000 if MACH_SUN6I
 516         default 912000000 if MACH_SUN7I
 517         default 816000000 if MACH_SUN50I || MACH_SUN50I_H5
 518         default 1008000000 if MACH_SUN8I
 519         default 1008000000 if MACH_SUN9I
 520         default 888000000 if MACH_SUN50I_H6
 521
 522 config SYS_CONFIG_NAME
 523         default "sun4i" if MACH_SUN4I
 524         default "sun5i" if MACH_SUN5I
 525         default "sun6i" if MACH_SUN6I
 526         default "sun7i" if MACH_SUN7I
 527         default "sun8i" if MACH_SUN8I
 528         default "sun9i" if MACH_SUN9I
 529         default "sun50i" if MACH_SUN50I
 530         default "sun50i" if MACH_SUN50I_H6
 531
 532 config SYS_BOARD
 533         default "sunxi"
 534
 535 config SYS_SOC
 536         default "sunxi"
 537
 538 config UART0_PORT_F
 539         bool "UART0 on MicroSD breakout board"
 540         default n
 541         ---help---
 542         Repurpose the SD card slot for getting access to the UART0 serial
 543         console. Primarily useful only for low level u-boot debugging on
 544         tablets, where normal UART0 is difficult to access and requires
 545         device disassembly and/or soldering. As the SD card can't be used
 546         at the same time, the system can be only booted in the FEL mode.
 547         Only enable this if you really know what you are doing.
 548
 549 config OLD_SUNXI_KERNEL_COMPAT
 550         bool "Enable workarounds for booting old kernels"
 551         default n
 552         ---help---
 553         Set this to enable various workarounds for old kernels, this results in
 554         sub-optimal settings for newer kernels, only enable if needed.
 555
 556 config MACPWR
 557         string "MAC power pin"
 558         default ""
 559         help
 560           Set the pin used to power the MAC. This takes a string in the format
 561           understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 562
 563 config MMC0_CD_PIN
 564         string "Card detect pin for mmc0"
 565         default "PF6" if MACH_SUN8I_A83T || MACH_SUNXI_H3_H5 || MACH_SUN50I
 566         default ""
 567         ---help---
 568         Set the card detect pin for mmc0, leave empty to not use cd. This
 569         takes a string in the format understood by sunxi_name_to_gpio, e.g.
 570         PH1 for pin 1 of port H.
 571
 572 config MMC1_CD_PIN
 573         string "Card detect pin for mmc1"
 574         default ""
 575         ---help---
 576         See MMC0_CD_PIN help text.
 577
 578 config MMC2_CD_PIN
 579         string "Card detect pin for mmc2"
 580         default ""
 581         ---help---
 582         See MMC0_CD_PIN help text.
 583
 584 config MMC3_CD_PIN
 585         string "Card detect pin for mmc3"
 586         default ""
 587         ---help---
 588         See MMC0_CD_PIN help text.
 589
 590 config MMC1_PINS
 591         string "Pins for mmc1"
 592         default ""
 593         ---help---
 594         Set the pins used for mmc1, when applicable. This takes a string in the
 595         format understood by sunxi_name_to_gpio_bank, e.g. PH for port H.
 596
 597 config MMC2_PINS
 598         string "Pins for mmc2"
 599         default ""
 600         ---help---
 601         See MMC1_PINS help text.
 602
 603 config MMC3_PINS
 604         string "Pins for mmc3"
 605         default ""
 606         ---help---
 607         See MMC1_PINS help text.
 608
 609 config MMC_SUNXI_SLOT_EXTRA
 610         int "mmc extra slot number"
 611         default -1
 612         ---help---
 613         sunxi builds always enable mmc0, some boards also have a second sdcard
 614         slot or emmc on mmc1 - mmc3. Setting this to 1, 2 or 3 will enable
 615         support for this.
 616
 617 config INITIAL_USB_SCAN_DELAY
 618         int "delay initial usb scan by x ms to allow builtin devices to init"
 619         default 0
 620         ---help---
 621         Some boards have on board usb devices which need longer than the
 622         USB spec's 1 second to connect from board powerup. Set this config
 623         option to a non 0 value to add an extra delay before the first usb
 624         bus scan.
 625
 626 config USB0_VBUS_PIN
 627         string "Vbus enable pin for usb0 (otg)"
 628         default ""
 629         ---help---
 630         Set the Vbus enable pin for usb0 (otg). This takes a string in the
 631         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 632
 633 config USB0_VBUS_DET
 634         string "Vbus detect pin for usb0 (otg)"
 635         default ""
 636         ---help---
 637         Set the Vbus detect pin for usb0 (otg). This takes a string in the
 638         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 639
 640 config USB0_ID_DET
 641         string "ID detect pin for usb0 (otg)"
 642         default ""
 643         ---help---
 644         Set the ID detect pin for usb0 (otg). This takes a string in the
 645         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 646
 647 config USB1_VBUS_PIN
 648         string "Vbus enable pin for usb1 (ehci0)"
 649         default "PH6" if MACH_SUN4I || MACH_SUN7I
 650         default "PH27" if MACH_SUN6I
 651         ---help---
 652         Set the Vbus enable pin for usb1 (ehci0, usb0 is the otg). This takes
 653         a string in the format understood by sunxi_name_to_gpio, e.g.
 654         PH1 for pin 1 of port H.
 655
 656 config USB2_VBUS_PIN
 657         string "Vbus enable pin for usb2 (ehci1)"
 658         default "PH3" if MACH_SUN4I || MACH_SUN7I
 659         default "PH24" if MACH_SUN6I
 660         ---help---
 661         See USB1_VBUS_PIN help text.
 662
 663 config USB3_VBUS_PIN
 664         string "Vbus enable pin for usb3 (ehci2)"
 665         default ""
 666         ---help---
 667         See USB1_VBUS_PIN help text.
 668
 669 config I2C0_ENABLE
 670         bool "Enable I2C/TWI controller 0"
 671         default y if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUN8I_R40
 672         default n if MACH_SUN6I || MACH_SUN8I
 673         select CMD_I2C
 674         ---help---
 675         This allows enabling I2C/TWI controller 0 by muxing its pins, enabling
 676         its clock and setting up the bus. This is especially useful on devices
 677         with slaves connected to the bus or with pins exposed through e.g. an
 678         expansion port/header.
 679
 680 config I2C1_ENABLE
 681         bool "Enable I2C/TWI controller 1"
 682         default n
 683         select CMD_I2C
 684         ---help---
 685         See I2C0_ENABLE help text.
 686
 687 config I2C2_ENABLE
 688         bool "Enable I2C/TWI controller 2"
 689         default n
 690         select CMD_I2C
 691         ---help---
 692         See I2C0_ENABLE help text.
 693
 694 if MACH_SUN6I || MACH_SUN7I
 695 config I2C3_ENABLE
 696         bool "Enable I2C/TWI controller 3"
 697         default n
 698         select CMD_I2C
 699         ---help---
 700         See I2C0_ENABLE help text.
 701 endif
 702
 703 if SUNXI_GEN_SUN6I
 704 config R_I2C_ENABLE
 705         bool "Enable the PRCM I2C/TWI controller"
 706         # This is used for the pmic on H3
 707         default y if SY8106A_POWER
 708         select CMD_I2C
 709         ---help---
 710         Set this to y to enable the I2C controller which is part of the PRCM.
 711 endif
 712
 713 if MACH_SUN7I
 714 config I2C4_ENABLE
 715         bool "Enable I2C/TWI controller 4"
 716         default n
 717         select CMD_I2C
 718         ---help---
 719         See I2C0_ENABLE help text.
 720 endif
 721
 722 config AXP_GPIO
 723         bool "Enable support for gpio-s on axp PMICs"
 724         default n
 725         ---help---
 726         Say Y here to enable support for the gpio pins of the axp PMIC ICs.
 727
 728 config VIDEO_SUNXI
 729         bool "Enable graphical uboot console on HDMI, LCD or VGA"
 730         depends on !MACH_SUN8I_A83T
 731         depends on !MACH_SUNXI_H3_H5
 732         depends on !MACH_SUN8I_R40
 733         depends on !MACH_SUN8I_V3S
 734         depends on !MACH_SUN9I
 735         depends on !MACH_SUN50I
 736         depends on !MACH_SUN50I_H6
 737         select VIDEO
 738         imply VIDEO_DT_SIMPLEFB
 739         default y
 740         ---help---
 741         Say Y here to add support for using a cfb console on the HDMI, LCD
 742         or VGA output found on most sunxi devices. See doc/README.video for
 743         info on how to select the video output and mode.
 744
 745 config VIDEO_HDMI
 746         bool "HDMI output support"
 747         depends on VIDEO_SUNXI && !MACH_SUN8I
 748         default y
 749         ---help---
 750         Say Y here to add support for outputting video over HDMI.
 751
 752 config VIDEO_VGA
 753         bool "VGA output support"
 754         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN7I)
 755         default n
 756         ---help---
 757         Say Y here to add support for outputting video over VGA.
 758
 759 config VIDEO_VGA_VIA_LCD
 760         bool "VGA via LCD controller support"
 761         depends on VIDEO_SUNXI && (MACH_SUN5I || MACH_SUN6I || MACH_SUN8I)
 762         default n
 763         ---help---
 764         Say Y here to add support for external DACs connected to the parallel
 765         LCD interface driving a VGA connector, such as found on the
 766         Olimex A13 boards.
 767
 768 config VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
 769         bool "Force sync active high for VGA via LCD controller support"
 770         depends on VIDEO_VGA_VIA_LCD
 771         default n
 772         ---help---
 773         Say Y here if you've a board which uses opendrain drivers for the vga
 774         hsync and vsync signals. Opendrain drivers cannot generate steep enough
 775         positive edges for a stable video output, so on boards with opendrain
 776         drivers the sync signals must always be active high.
 777
 778 config VIDEO_VGA_EXTERNAL_DAC_EN
 779         string "LCD panel power enable pin"
 780         depends on VIDEO_VGA_VIA_LCD
 781         default ""
 782         ---help---
 783         Set the enable pin for the external VGA DAC. This takes a string in the
 784         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 785
 786 config VIDEO_COMPOSITE
 787         bool "Composite video output support"
 788         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN5I || MACH_SUN7I)
 789         default n
 790         ---help---
 791         Say Y here to add support for outputting composite video.
 792
 793 config VIDEO_LCD_MODE
 794         string "LCD panel timing details"
 795         depends on VIDEO_SUNXI
 796         default ""
 797         ---help---
 798         LCD panel timing details string, leave empty if there is no LCD panel.
 799         This is in drivers/video/videomodes.c: video_get_params() format, e.g.
 800         x:800,y:480,depth:18,pclk_khz:33000,le:16,ri:209,up:22,lo:22,hs:30,vs:1,sync:0,vmode:0
 801         Also see: http://linux-sunxi.org/LCD
 802
 803 config VIDEO_LCD_DCLK_PHASE
 804         int "LCD panel display clock phase"
 805         depends on VIDEO_SUNXI || DM_VIDEO
 806         default 1
 807         ---help---
 808         Select LCD panel display clock phase shift, range 0-3.
 809
 810 config VIDEO_LCD_POWER
 811         string "LCD panel power enable pin"
 812         depends on VIDEO_SUNXI
 813         default ""
 814         ---help---
 815         Set the power enable pin for the LCD panel. This takes a string in the
 816         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 817
 818 config VIDEO_LCD_RESET
 819         string "LCD panel reset pin"
 820         depends on VIDEO_SUNXI
 821         default ""
 822         ---help---
 823         Set the reset pin for the LCD panel. This takes a string in the format
 824         understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 825
 826 config VIDEO_LCD_BL_EN
 827         string "LCD panel backlight enable pin"
 828         depends on VIDEO_SUNXI
 829         default ""
 830         ---help---
 831         Set the backlight enable pin for the LCD panel. This takes a string in the
 832         the format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 833         port H.
 834
 835 config VIDEO_LCD_BL_PWM
 836         string "LCD panel backlight pwm pin"
 837         depends on VIDEO_SUNXI
 838         default ""
 839         ---help---
 840         Set the backlight pwm pin for the LCD panel. This takes a string in the
 841         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 842
 843 config VIDEO_LCD_BL_PWM_ACTIVE_LOW
 844         bool "LCD panel backlight pwm is inverted"
 845         depends on VIDEO_SUNXI
 846         default y
 847         ---help---
 848         Set this if the backlight pwm output is active low.
 849
 850 config VIDEO_LCD_PANEL_I2C
 851         bool "LCD panel needs to be configured via i2c"
 852         depends on VIDEO_SUNXI
 853         default n
 854         select CMD_I2C
 855         ---help---
 856         Say y here if the LCD panel needs to be configured via i2c. This
 857         will add a bitbang i2c controller using gpios to talk to the LCD.
 858
 859 config VIDEO_LCD_PANEL_I2C_SDA
 860         string "LCD panel i2c interface SDA pin"
 861         depends on VIDEO_LCD_PANEL_I2C
 862         default "PG12"
 863         ---help---
 864         Set the SDA pin for the LCD i2c interface. This takes a string in the
 865         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 866
 867 config VIDEO_LCD_PANEL_I2C_SCL
 868         string "LCD panel i2c interface SCL pin"
 869         depends on VIDEO_LCD_PANEL_I2C
 870         default "PG10"
 871         ---help---
 872         Set the SCL pin for the LCD i2c interface. This takes a string in the
 873         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 874
 875
 876 # Note only one of these may be selected at a time! But hidden choices are
 877 # not supported by Kconfig
 878 config VIDEO_LCD_IF_PARALLEL
 879         bool
 880
 881 config VIDEO_LCD_IF_LVDS
 882         bool
 883
 884 config SUNXI_DE2
 885         bool
 886         default n
 887
 888 config VIDEO_DE2
 889         bool "Display Engine 2 video driver"
 890         depends on SUNXI_DE2
 891         select DM_VIDEO
 892         select DISPLAY
 893         imply VIDEO_DT_SIMPLEFB
 894         default y
 895         ---help---
 896         Say y here if you want to build DE2 video driver which is present on
 897         newer SoCs. Currently only HDMI output is supported.
 898
 899
 900 choice
 901         prompt "LCD panel support"
 902         depends on VIDEO_SUNXI
 903         ---help---
 904         Select which type of LCD panel to support.
 905
 906 config VIDEO_LCD_PANEL_PARALLEL
 907         bool "Generic parallel interface LCD panel"
 908         select VIDEO_LCD_IF_PARALLEL
 909
 910 config VIDEO_LCD_PANEL_LVDS
 911         bool "Generic lvds interface LCD panel"
 912         select VIDEO_LCD_IF_LVDS
 913
 914 config VIDEO_LCD_PANEL_MIPI_4_LANE_513_MBPS_VIA_SSD2828
 915         bool "MIPI 4-lane, 513Mbps LCD panel via SSD2828 bridge chip"
 916         select VIDEO_LCD_SSD2828
 917         select VIDEO_LCD_IF_PARALLEL
 918         ---help---
 919         7.85" 768x1024 LCD panels, such as LG LP079X01 or AUO B079XAN01.0
 920
 921 config VIDEO_LCD_PANEL_EDP_4_LANE_1620M_VIA_ANX9804
 922         bool "eDP 4-lane, 1.62G LCD panel via ANX9804 bridge chip"
 923         select VIDEO_LCD_ANX9804
 924         select VIDEO_LCD_IF_PARALLEL
 925         select VIDEO_LCD_PANEL_I2C
 926         ---help---
 927         Select this for eDP LCD panels with 4 lanes running at 1.62G,
 928         connected via an ANX9804 bridge chip.
 929
 930 config VIDEO_LCD_PANEL_HITACHI_TX18D42VM
 931         bool "Hitachi tx18d42vm LCD panel"
 932         select VIDEO_LCD_HITACHI_TX18D42VM
 933         select VIDEO_LCD_IF_LVDS
 934         ---help---
 935         7.85" 1024x768 Hitachi tx18d42vm LCD panel support
 936
 937 config VIDEO_LCD_TL059WV5C0
 938         bool "tl059wv5c0 LCD panel"
 939         select VIDEO_LCD_PANEL_I2C
 940         select VIDEO_LCD_IF_PARALLEL
 941         ---help---
 942         6" 480x800 tl059wv5c0 panel support, as used on the Utoo P66 and
 943         Aigo M60/M608/M606 tablets.
 944
 945 endchoice
 946
 947 config SATAPWR
 948         string "SATA power pin"
 949         default ""
 950         help
 951           Set the pins used to power the SATA. This takes a string in the
 952           format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 953           port H.
 954
 955 config GMAC_TX_DELAY
 956         int "GMAC Transmit Clock Delay Chain"
 957         default 0
 958         ---help---
 959         Set the GMAC Transmit Clock Delay Chain value.
 960
 961 config SPL_STACK_R_ADDR
 962         default 0x4fe00000 if MACH_SUN4I
 963         default 0x4fe00000 if MACH_SUN5I
 964         default 0x4fe00000 if MACH_SUN6I
 965         default 0x4fe00000 if MACH_SUN7I
 966         default 0x4fe00000 if MACH_SUN8I
 967         default 0x2fe00000 if MACH_SUN9I
 968         default 0x4fe00000 if MACH_SUN50I
 969         default 0x4fe00000 if MACH_SUN50I_H6
 970
 971 config SPL_SPI_SUNXI
 972         bool "Support for SPI Flash on Allwinner SoCs in SPL"
 973         depends on MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUNXI_H3_H5 || MACH_SUN50I
 974         help
 975           Enable support for SPI Flash. This option allows SPL to read from
 976           sunxi SPI Flash. It uses the same method as the boot ROM, so does
 977           not need any extra configuration.
 978
 979 config PINE64_DT_SELECTION
 980         bool "Enable Pine64 device tree selection code"
 981         depends on MACH_SUN50I
 982         help
 983           The original Pine A64 and Pine A64+ are similar but different
 984           boards and can be differed by the DRAM size. Pine A64 has
 985           512MiB DRAM, and Pine A64+ has 1GiB or 2GiB. By selecting this
 986           option, the device tree selection code specific to Pine64 which
 987           utilizes the DRAM size will be enabled.
 988
 989 endif