arch/arm/mach-sunxi/Kconfig

   1 if ARCH_SUNXI
   2
   3 config SPL_LDSCRIPT
   4         default "arch/arm/cpu/armv7/sunxi/u-boot-spl.lds" if !ARM64
   5
   6 config IDENT_STRING
   7         default " Allwinner Technology"
   8
   9 config DRAM_SUN4I
  10         bool
  11         help
  12           Select this dram controller driver for Sun4/5/7i platforms,
  13           like A10/A13/A20.
  14
  15 config DRAM_SUN6I
  16         bool
  17         help
  18           Select this dram controller driver for Sun6i platforms,
  19           like A31/A31s.
  20
  21 config DRAM_SUN8I_A23
  22         bool
  23         help
  24           Select this dram controller driver for Sun8i platforms,
  25           for A23 SOC.
  26
  27 config DRAM_SUN8I_A33
  28         bool
  29         help
  30           Select this dram controller driver for Sun8i platforms,
  31           for A33 SOC.
  32
  33 config DRAM_SUN8I_A83T
  34         bool
  35         help
  36           Select this dram controller driver for Sun8i platforms,
  37           for A83T SOC.
  38
  39 config DRAM_SUN9I
  40         bool
  41         help
  42           Select this dram controller driver for Sun9i platforms,
  43           like A80.
  44
  45 config DRAM_SUN50I_H6
  46         bool
  47         help
  48           Select this dram controller driver for some sun50i platforms,
  49           like H6.
  50
  51 config SUN6I_P2WI
  52         bool "Allwinner sun6i internal P2WI controller"
  53         help
  54           If you say yes to this option, support will be included for the
  55           P2WI (Push/Pull 2 Wire Interface) controller embedded in some sunxi
  56           SOCs.
  57           The P2WI looks like an SMBus controller (which supports only byte
  58           accesses), except that it only supports one slave device.
  59           This interface is used to connect to specific PMIC devices (like the
  60           AXP221).
  61
  62 config SUN6I_PRCM
  63         bool
  64         help
  65           Support for the PRCM (Power/Reset/Clock Management) unit available
  66           in A31 SoC.
  67
  68 config AXP_PMIC_BUS
  69         bool "Sunxi AXP PMIC bus access helpers"
  70         help
  71           Select this PMIC bus access helpers for Sunxi platform PRCM or other
  72           AXP family PMIC devices.
  73
  74 config SUN8I_RSB
  75         bool "Allwinner sunXi Reduced Serial Bus Driver"
  76         help
  77           Say y here to enable support for Allwinner's Reduced Serial Bus
  78           (RSB) support. This controller is responsible for communicating
  79           with various RSB based devices, such as AXP223, AXP8XX PMICs,
  80           and AC100/AC200 ICs.
  81
  82 config SUNXI_SRAM_ADDRESS
  83         hex
  84         default 0x10000 if MACH_SUN9I || MACH_SUN50I || MACH_SUN50I_H5
  85         default 0x20000 if MACH_SUN50I_H6
  86         default 0x0
  87         ---help---
  88         Older Allwinner SoCs have their mask boot ROM mapped just below 4GB,
  89         with the first SRAM region being located at address 0.
  90         Some newer SoCs map the boot ROM at address 0 instead and move the
  91         SRAM to a different address.
  92
  93 config SUNXI_A64_TIMER_ERRATUM
  94         bool
  95
  96 # Note only one of these may be selected at a time! But hidden choices are
  97 # not supported by Kconfig
  98 config SUNXI_GEN_SUN4I
  99         bool
 100         ---help---
 101         Select this for sunxi SoCs which have resets and clocks set up
 102         as the original A10 (mach-sun4i).
 103
 104 config SUNXI_GEN_SUN6I
 105         bool
 106         ---help---
 107         Select this for sunxi SoCs which have sun6i like periphery, like
 108         separate ahb reset control registers, custom pmic bus, new style
 109         watchdog, etc.
 110
 111 config SUNXI_DRAM_DW
 112         bool
 113         ---help---
 114         Select this for sunxi SoCs which uses a DRAM controller like the
 115         DesignWare controller used in H3, mainly SoCs after H3, which do
 116         not have official open-source DRAM initialization code, but can
 117         use modified H3 DRAM initialization code.
 118
 119 if SUNXI_DRAM_DW
 120 config SUNXI_DRAM_DW_16BIT
 121         bool
 122         ---help---
 123         Select this for sunxi SoCs with DesignWare DRAM controller and
 124         have only 16-bit memory buswidth.
 125
 126 config SUNXI_DRAM_DW_32BIT
 127         bool
 128         ---help---
 129         Select this for sunxi SoCs with DesignWare DRAM controller with
 130         32-bit memory buswidth.
 131 endif
 132
 133 config MACH_SUNXI_H3_H5
 134         bool
 135         select DM_I2C
 136         select PHY_SUN4I_USB
 137         select SUNXI_DE2
 138         select SUNXI_DRAM_DW
 139         select SUNXI_DRAM_DW_32BIT
 140         select SUNXI_GEN_SUN6I
 141         select SUPPORT_SPL
 142
 143 # TODO: try out A80's 8GiB DRAM space
 144 config SUNXI_DRAM_MAX_SIZE
 145         hex
 146         default 0xC0000000 if MACH_SUN50I || MACH_SUN50I_H5 || MACH_SUN50I_H6
 147         default 0x80000000
 148
 149 choice
 150         prompt "Sunxi SoC Variant"
 151         optional
 152
 153 config MACH_SUN4I
 154         bool "sun4i (Allwinner A10)"
 155         select CPU_V7A
 156         select ARM_CORTEX_CPU_IS_UP
 157         select PHY_SUN4I_USB
 158         select DRAM_SUN4I
 159         select SUNXI_GEN_SUN4I
 160         select SUPPORT_SPL
 161
 162 config MACH_SUN5I
 163         bool "sun5i (Allwinner A13)"
 164         select CPU_V7A
 165         select ARM_CORTEX_CPU_IS_UP
 166         select DRAM_SUN4I
 167         select PHY_SUN4I_USB
 168         select SUNXI_GEN_SUN4I
 169         select SUPPORT_SPL
 170         imply CONS_INDEX_2 if !DM_SERIAL
 171
 172 config MACH_SUN6I
 173         bool "sun6i (Allwinner A31)"
 174         select CPU_V7A
 175         select CPU_V7_HAS_NONSEC
 176         select CPU_V7_HAS_VIRT
 177         select ARCH_SUPPORT_PSCI
 178         select DRAM_SUN6I
 179         select PHY_SUN4I_USB
 180         select SUN6I_P2WI
 181         select SUN6I_PRCM
 182         select SUNXI_GEN_SUN6I
 183         select SUPPORT_SPL
 184         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 185
 186 config MACH_SUN7I
 187         bool "sun7i (Allwinner A20)"
 188         select CPU_V7A
 189         select CPU_V7_HAS_NONSEC
 190         select CPU_V7_HAS_VIRT
 191         select ARCH_SUPPORT_PSCI
 192         select DRAM_SUN4I
 193         select PHY_SUN4I_USB
 194         select SUNXI_GEN_SUN4I
 195         select SUPPORT_SPL
 196         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 197
 198 config MACH_SUN8I_A23
 199         bool "sun8i (Allwinner A23)"
 200         select CPU_V7A
 201         select CPU_V7_HAS_NONSEC
 202         select CPU_V7_HAS_VIRT
 203         select ARCH_SUPPORT_PSCI
 204         select DRAM_SUN8I_A23
 205         select PHY_SUN4I_USB
 206         select SUNXI_GEN_SUN6I
 207         select SUPPORT_SPL
 208         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 209         imply CONS_INDEX_5 if !DM_SERIAL
 210
 211 config MACH_SUN8I_A33
 212         bool "sun8i (Allwinner A33)"
 213         select CPU_V7A
 214         select CPU_V7_HAS_NONSEC
 215         select CPU_V7_HAS_VIRT
 216         select ARCH_SUPPORT_PSCI
 217         select DRAM_SUN8I_A33
 218         select PHY_SUN4I_USB
 219         select SUNXI_GEN_SUN6I
 220         select SUPPORT_SPL
 221         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 222         imply CONS_INDEX_5 if !DM_SERIAL
 223
 224 config MACH_SUN8I_A83T
 225         bool "sun8i (Allwinner A83T)"
 226         select CPU_V7A
 227         select DRAM_SUN8I_A83T
 228         select PHY_SUN4I_USB
 229         select SUNXI_GEN_SUN6I
 230         select MMC_SUNXI_HAS_NEW_MODE
 231         select MMC_SUNXI_HAS_MODE_SWITCH
 232         select SUPPORT_SPL
 233
 234 config MACH_SUN8I_H3
 235         bool "sun8i (Allwinner H3)"
 236         select CPU_V7A
 237         select CPU_V7_HAS_NONSEC
 238         select CPU_V7_HAS_VIRT
 239         select ARCH_SUPPORT_PSCI
 240         select MACH_SUNXI_H3_H5
 241         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 242
 243 config MACH_SUN8I_R40
 244         bool "sun8i (Allwinner R40)"
 245         select CPU_V7A
 246         select CPU_V7_HAS_NONSEC
 247         select CPU_V7_HAS_VIRT
 248         select ARCH_SUPPORT_PSCI
 249         select SUNXI_GEN_SUN6I
 250         select SUPPORT_SPL
 251         select SUNXI_DRAM_DW
 252         select SUNXI_DRAM_DW_32BIT
 253         select PHY_SUN4I_USB
 254
 255 config MACH_SUN8I_V3S
 256         bool "sun8i (Allwinner V3s)"
 257         select CPU_V7A
 258         select CPU_V7_HAS_NONSEC
 259         select CPU_V7_HAS_VIRT
 260         select ARCH_SUPPORT_PSCI
 261         select SUNXI_GEN_SUN6I
 262         select SUNXI_DRAM_DW
 263         select SUNXI_DRAM_DW_16BIT
 264         select SUPPORT_SPL
 265         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 266
 267 config MACH_SUN9I
 268         bool "sun9i (Allwinner A80)"
 269         select CPU_V7A
 270         select DRAM_SUN9I
 271         select SUN6I_PRCM
 272         select SUNXI_GEN_SUN6I
 273         select SUN8I_RSB
 274         select SUPPORT_SPL
 275
 276 config MACH_SUN50I
 277         bool "sun50i (Allwinner A64)"
 278         select ARM64
 279         select SPI
 280         select DM_I2C
 281         select DM_SPI if SPI
 282         select DM_SPI_FLASH
 283         select PHY_SUN4I_USB
 284         select SUN6I_PRCM
 285         select SUNXI_DE2
 286         select SUNXI_GEN_SUN6I
 287         select MMC_SUNXI_HAS_NEW_MODE
 288         select SUPPORT_SPL
 289         select SUNXI_DRAM_DW
 290         select SUNXI_DRAM_DW_32BIT
 291         select FIT
 292         select SPL_LOAD_FIT
 293         select SUNXI_A64_TIMER_ERRATUM
 294
 295 config MACH_SUN50I_H5
 296         bool "sun50i (Allwinner H5)"
 297         select ARM64
 298         select MACH_SUNXI_H3_H5
 299         select FIT
 300         select SPL_LOAD_FIT
 301
 302 config MACH_SUN50I_H6
 303         bool "sun50i (Allwinner H6)"
 304         select ARM64
 305         select SUPPORT_SPL
 306         select FIT
 307         select PHY_SUN4I_USB
 308         select SPL_LOAD_FIT
 309         select DRAM_SUN50I_H6
 310
 311 endchoice
 312
 313 # The sun8i SoCs share a lot, this helps to avoid a lot of "if A23 || A33"
 314 config MACH_SUN8I
 315         bool
 316         select SUN8I_RSB
 317         select SUN6I_PRCM
 318         default y if MACH_SUN8I_A23
 319         default y if MACH_SUN8I_A33
 320         default y if MACH_SUN8I_A83T
 321         default y if MACH_SUNXI_H3_H5
 322         default y if MACH_SUN8I_R40
 323         default y if MACH_SUN8I_V3S
 324
 325 config RESERVE_ALLWINNER_BOOT0_HEADER
 326         bool "reserve space for Allwinner boot0 header"
 327         select ENABLE_ARM_SOC_BOOT0_HOOK
 328         ---help---
 329         Prepend a 1536 byte (empty) header to the U-Boot image file, to be
 330         filled with magic values post build. The Allwinner provided boot0
 331         blob relies on this information to load and execute U-Boot.
 332         Only needed on 64-bit Allwinner boards so far when using boot0.
 333
 334 config ARM_BOOT_HOOK_RMR
 335         bool
 336         depends on ARM64
 337         default y
 338         select ENABLE_ARM_SOC_BOOT0_HOOK
 339         ---help---
 340         Insert some ARM32 code at the very beginning of the U-Boot binary
 341         which uses an RMR register write to bring the core into AArch64 mode.
 342         The very first instruction acts as a switch, since it's carefully
 343         chosen to be a NOP in one mode and a branch in the other, so the
 344         code would only be executed if not already in AArch64.
 345         This allows both the SPL and the U-Boot proper to be entered in
 346         either mode and switch to AArch64 if needed.
 347
 348 if SUNXI_DRAM_DW || DRAM_SUN50I_H6
 349 config SUNXI_DRAM_DDR3
 350         bool
 351
 352 config SUNXI_DRAM_DDR2
 353         bool
 354
 355 config SUNXI_DRAM_LPDDR3
 356         bool
 357
 358 choice
 359         prompt "DRAM Type and Timing"
 360         default SUNXI_DRAM_DDR3_1333 if !MACH_SUN8I_V3S
 361         default SUNXI_DRAM_DDR2_V3S if MACH_SUN8I_V3S
 362
 363 config SUNXI_DRAM_DDR3_1333
 364         bool "DDR3 1333"
 365         select SUNXI_DRAM_DDR3
 366         depends on !MACH_SUN8I_V3S
 367         ---help---
 368         This option is the original only supported memory type, which suits
 369         many H3/H5/A64 boards available now.
 370
 371 config SUNXI_DRAM_LPDDR3_STOCK
 372         bool "LPDDR3 with Allwinner stock configuration"
 373         select SUNXI_DRAM_LPDDR3
 374         ---help---
 375         This option is the LPDDR3 timing used by the stock boot0 by
 376         Allwinner.
 377
 378 config SUNXI_DRAM_H6_LPDDR3
 379         bool "LPDDR3 DRAM chips on the H6 DRAM controller"
 380         select SUNXI_DRAM_LPDDR3
 381         depends on DRAM_SUN50I_H6
 382         ---help---
 383         This option is the LPDDR3 timing used by the stock boot0 by
 384         Allwinner.
 385
 386 config SUNXI_DRAM_H6_DDR3_1333
 387         bool "DDR3-1333 boot0 timings on the H6 DRAM controller"
 388         select SUNXI_DRAM_DDR3
 389         depends on DRAM_SUN50I_H6
 390         ---help---
 391         This option is the DDR3 timing used by the boot0 on H6 TV boxes
 392         which use a DDR3-1333 timing.
 393
 394 config SUNXI_DRAM_DDR2_V3S
 395         bool "DDR2 found in V3s chip"
 396         select SUNXI_DRAM_DDR2
 397         depends on MACH_SUN8I_V3S
 398         ---help---
 399         This option is only for the DDR2 memory chip which is co-packaged in
 400         Allwinner V3s SoC.
 401
 402 endchoice
 403 endif
 404
 405 config DRAM_TYPE
 406         int "sunxi dram type"
 407         depends on MACH_SUN8I_A83T
 408         default 3
 409         ---help---
 410         Set the dram type, 3: DDR3, 7: LPDDR3
 411
 412 config DRAM_CLK
 413         int "sunxi dram clock speed"
 414         default 792 if MACH_SUN9I
 415         default 648 if MACH_SUN8I_R40
 416         default 312 if MACH_SUN6I || MACH_SUN8I
 417         default 360 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || \
 418                        MACH_SUN8I_V3S
 419         default 672 if MACH_SUN50I
 420         default 744 if MACH_SUN50I_H6
 421         ---help---
 422         Set the dram clock speed, valid range 240 - 480 (prior to sun9i),
 423         must be a multiple of 24. For the sun9i (A80), the tested values
 424         (for DDR3-1600) are 312 to 792.
 425
 426 if MACH_SUN5I || MACH_SUN7I
 427 config DRAM_MBUS_CLK
 428         int "sunxi mbus clock speed"
 429         default 300
 430         ---help---
 431         Set the mbus clock speed. The maximum on sun5i hardware is 300MHz.
 432
 433 endif
 434
 435 config DRAM_ZQ
 436         int "sunxi dram zq value"
 437         default 123 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || \
 438                        MACH_SUN8I_A23 || MACH_SUN8I_A33 || MACH_SUN8I_A83T
 439         default 127 if MACH_SUN7I
 440         default 14779 if MACH_SUN8I_V3S
 441         default 3881979 if MACH_SUNXI_H3_H5 || MACH_SUN8I_R40 || MACH_SUN50I_H6
 442         default 4145117 if MACH_SUN9I
 443         default 3881915 if MACH_SUN50I
 444         ---help---
 445         Set the dram zq value.
 446
 447 config DRAM_ODT_EN
 448         bool "sunxi dram odt enable"
 449         default y if MACH_SUN8I_A23
 450         default y if MACH_SUNXI_H3_H5
 451         default y if MACH_SUN8I_R40
 452         default y if MACH_SUN50I
 453         default y if MACH_SUN50I_H6
 454         ---help---
 455         Select this to enable dram odt (on die termination).
 456
 457 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 458 config DRAM_EMR1
 459         int "sunxi dram emr1 value"
 460         default 0 if MACH_SUN4I
 461         default 4 if MACH_SUN5I || MACH_SUN7I
 462         ---help---
 463         Set the dram controller emr1 value.
 464
 465 config DRAM_TPR3
 466         hex "sunxi dram tpr3 value"
 467         default 0
 468         ---help---
 469         Set the dram controller tpr3 parameter. This parameter configures
 470         the delay on the command lane and also phase shifts, which are
 471         applied for sampling incoming read data. The default value 0
 472         means that no phase/delay adjustments are necessary. Properly
 473         configuring this parameter increases reliability at high DRAM
 474         clock speeds.
 475
 476 config DRAM_DQS_GATING_DELAY
 477         hex "sunxi dram dqs_gating_delay value"
 478         default 0
 479         ---help---
 480         Set the dram controller dqs_gating_delay parmeter. Each byte
 481         encodes the DQS gating delay for each byte lane. The delay
 482         granularity is 1/4 cycle. For example, the value 0x05060606
 483         means that the delay is 5 quarter-cycles for one lane (1.25
 484         cycles) and 6 quarter-cycles (1.5 cycles) for 3 other lanes.
 485         The default value 0 means autodetection. The results of hardware
 486         autodetection are not very reliable and depend on the chip
 487         temperature (sometimes producing different results on cold start
 488         and warm reboot). But the accuracy of hardware autodetection
 489         is usually good enough, unless running at really high DRAM
 490         clocks speeds (up to 600MHz). If unsure, keep as 0.
 491
 492 choice
 493         prompt "sunxi dram timings"
 494         default DRAM_TIMINGS_VENDOR_MAGIC
 495         ---help---
 496         Select the timings of the DDR3 chips.
 497
 498 config DRAM_TIMINGS_VENDOR_MAGIC
 499         bool "Magic vendor timings from Android"
 500         ---help---
 501         The same DRAM timings as in the Allwinner boot0 bootloader.
 502
 503 config DRAM_TIMINGS_DDR3_1066F_1333H
 504         bool "JEDEC DDR3-1333H with down binning to DDR3-1066F"
 505         ---help---
 506         Use the timings of the standard JEDEC DDR3-1066F speed bin for
 507         DRAM_CLK <= 533MHz and the timings of the DDR3-1333H speed bin
 508         for DRAM_CLK > 533MHz. This covers the majority of DDR3 chips
 509         used in Allwinner A10/A13/A20 devices. In the case of DDR3-1333
 510         or DDR3-1600 chips, be sure to check the DRAM datasheet to confirm
 511         that down binning to DDR3-1066F is supported (because DDR3-1066F
 512         uses a bit faster timings than DDR3-1333H).
 513
 514 config DRAM_TIMINGS_DDR3_800E_1066G_1333J
 515         bool "JEDEC DDR3-800E / DDR3-1066G / DDR3-1333J"
 516         ---help---
 517         Use the timings of the slowest possible JEDEC speed bin for the
 518         selected DRAM_CLK. Depending on the DRAM_CLK value, it may be
 519         DDR3-800E, DDR3-1066G or DDR3-1333J.
 520
 521 endchoice
 522
 523 endif
 524
 525 if MACH_SUN8I_A23
 526 config DRAM_ODT_CORRECTION
 527         int "sunxi dram odt correction value"
 528         default 0
 529         ---help---
 530         Set the dram odt correction value (range -255 - 255). In allwinner
 531         fex files, this option is found in bits 8-15 of the u32 odt_en variable
 532         in the [dram] section. When bit 31 of the odt_en variable is set
 533         then the correction is negative. Usually the value for this is 0.
 534 endif
 535
 536 config SYS_CLK_FREQ
 537         default 1008000000 if MACH_SUN4I
 538         default 1008000000 if MACH_SUN5I
 539         default 1008000000 if MACH_SUN6I
 540         default 912000000 if MACH_SUN7I
 541         default 816000000 if MACH_SUN50I || MACH_SUN50I_H5
 542         default 1008000000 if MACH_SUN8I
 543         default 1008000000 if MACH_SUN9I
 544         default 888000000 if MACH_SUN50I_H6
 545
 546 config SYS_CONFIG_NAME
 547         default "sun4i" if MACH_SUN4I
 548         default "sun5i" if MACH_SUN5I
 549         default "sun6i" if MACH_SUN6I
 550         default "sun7i" if MACH_SUN7I
 551         default "sun8i" if MACH_SUN8I
 552         default "sun9i" if MACH_SUN9I
 553         default "sun50i" if MACH_SUN50I
 554         default "sun50i" if MACH_SUN50I_H6
 555
 556 config SYS_BOARD
 557         default "sunxi"
 558
 559 config SYS_SOC
 560         default "sunxi"
 561
 562 config UART0_PORT_F
 563         bool "UART0 on MicroSD breakout board"
 564         default n
 565         ---help---
 566         Repurpose the SD card slot for getting access to the UART0 serial
 567         console. Primarily useful only for low level u-boot debugging on
 568         tablets, where normal UART0 is difficult to access and requires
 569         device disassembly and/or soldering. As the SD card can't be used
 570         at the same time, the system can be only booted in the FEL mode.
 571         Only enable this if you really know what you are doing.
 572
 573 config OLD_SUNXI_KERNEL_COMPAT
 574         bool "Enable workarounds for booting old kernels"
 575         default n
 576         ---help---
 577         Set this to enable various workarounds for old kernels, this results in
 578         sub-optimal settings for newer kernels, only enable if needed.
 579
 580 config MACPWR
 581         string "MAC power pin"
 582         default ""
 583         help
 584           Set the pin used to power the MAC. This takes a string in the format
 585           understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 586
 587 config MMC0_CD_PIN
 588         string "Card detect pin for mmc0"
 589         default "PF6" if MACH_SUN8I_A83T || MACH_SUNXI_H3_H5 || MACH_SUN50I
 590         default ""
 591         ---help---
 592         Set the card detect pin for mmc0, leave empty to not use cd. This
 593         takes a string in the format understood by sunxi_name_to_gpio, e.g.
 594         PH1 for pin 1 of port H.
 595
 596 config MMC1_CD_PIN
 597         string "Card detect pin for mmc1"
 598         default ""
 599         ---help---
 600         See MMC0_CD_PIN help text.
 601
 602 config MMC2_CD_PIN
 603         string "Card detect pin for mmc2"
 604         default ""
 605         ---help---
 606         See MMC0_CD_PIN help text.
 607
 608 config MMC3_CD_PIN
 609         string "Card detect pin for mmc3"
 610         default ""
 611         ---help---
 612         See MMC0_CD_PIN help text.
 613
 614 config MMC1_PINS
 615         string "Pins for mmc1"
 616         default ""
 617         ---help---
 618         Set the pins used for mmc1, when applicable. This takes a string in the
 619         format understood by sunxi_name_to_gpio_bank, e.g. PH for port H.
 620
 621 config MMC2_PINS
 622         string "Pins for mmc2"
 623         default ""
 624         ---help---
 625         See MMC1_PINS help text.
 626
 627 config MMC3_PINS
 628         string "Pins for mmc3"
 629         default ""
 630         ---help---
 631         See MMC1_PINS help text.
 632
 633 config MMC_SUNXI_SLOT_EXTRA
 634         int "mmc extra slot number"
 635         default -1
 636         ---help---
 637         sunxi builds always enable mmc0, some boards also have a second sdcard
 638         slot or emmc on mmc1 - mmc3. Setting this to 1, 2 or 3 will enable
 639         support for this.
 640
 641 config INITIAL_USB_SCAN_DELAY
 642         int "delay initial usb scan by x ms to allow builtin devices to init"
 643         default 0
 644         ---help---
 645         Some boards have on board usb devices which need longer than the
 646         USB spec's 1 second to connect from board powerup. Set this config
 647         option to a non 0 value to add an extra delay before the first usb
 648         bus scan.
 649
 650 config USB0_VBUS_PIN
 651         string "Vbus enable pin for usb0 (otg)"
 652         default ""
 653         ---help---
 654         Set the Vbus enable pin for usb0 (otg). This takes a string in the
 655         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 656
 657 config USB0_VBUS_DET
 658         string "Vbus detect pin for usb0 (otg)"
 659         default ""
 660         ---help---
 661         Set the Vbus detect pin for usb0 (otg). This takes a string in the
 662         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 663
 664 config USB0_ID_DET
 665         string "ID detect pin for usb0 (otg)"
 666         default ""
 667         ---help---
 668         Set the ID detect pin for usb0 (otg). This takes a string in the
 669         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 670
 671 config USB1_VBUS_PIN
 672         string "Vbus enable pin for usb1 (ehci0)"
 673         default "PH6" if MACH_SUN4I || MACH_SUN7I
 674         default "PH27" if MACH_SUN6I
 675         ---help---
 676         Set the Vbus enable pin for usb1 (ehci0, usb0 is the otg). This takes
 677         a string in the format understood by sunxi_name_to_gpio, e.g.
 678         PH1 for pin 1 of port H.
 679
 680 config USB2_VBUS_PIN
 681         string "Vbus enable pin for usb2 (ehci1)"
 682         default "PH3" if MACH_SUN4I || MACH_SUN7I
 683         default "PH24" if MACH_SUN6I
 684         ---help---
 685         See USB1_VBUS_PIN help text.
 686
 687 config USB3_VBUS_PIN
 688         string "Vbus enable pin for usb3 (ehci2)"
 689         default ""
 690         ---help---
 691         See USB1_VBUS_PIN help text.
 692
 693 config I2C0_ENABLE
 694         bool "Enable I2C/TWI controller 0"
 695         default y if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUN8I_R40
 696         default n if MACH_SUN6I || MACH_SUN8I
 697         select CMD_I2C
 698         ---help---
 699         This allows enabling I2C/TWI controller 0 by muxing its pins, enabling
 700         its clock and setting up the bus. This is especially useful on devices
 701         with slaves connected to the bus or with pins exposed through e.g. an
 702         expansion port/header.
 703
 704 config I2C1_ENABLE
 705         bool "Enable I2C/TWI controller 1"
 706         default n
 707         select CMD_I2C
 708         ---help---
 709         See I2C0_ENABLE help text.
 710
 711 config I2C2_ENABLE
 712         bool "Enable I2C/TWI controller 2"
 713         default n
 714         select CMD_I2C
 715         ---help---
 716         See I2C0_ENABLE help text.
 717
 718 if MACH_SUN6I || MACH_SUN7I
 719 config I2C3_ENABLE
 720         bool "Enable I2C/TWI controller 3"
 721         default n
 722         select CMD_I2C
 723         ---help---
 724         See I2C0_ENABLE help text.
 725 endif
 726
 727 if SUNXI_GEN_SUN6I
 728 config R_I2C_ENABLE
 729         bool "Enable the PRCM I2C/TWI controller"
 730         # This is used for the pmic on H3
 731         default y if SY8106A_POWER
 732         select CMD_I2C
 733         ---help---
 734         Set this to y to enable the I2C controller which is part of the PRCM.
 735 endif
 736
 737 if MACH_SUN7I
 738 config I2C4_ENABLE
 739         bool "Enable I2C/TWI controller 4"
 740         default n
 741         select CMD_I2C
 742         ---help---
 743         See I2C0_ENABLE help text.
 744 endif
 745
 746 config AXP_GPIO
 747         bool "Enable support for gpio-s on axp PMICs"
 748         default n
 749         ---help---
 750         Say Y here to enable support for the gpio pins of the axp PMIC ICs.
 751
 752 config VIDEO_SUNXI
 753         bool "Enable graphical uboot console on HDMI, LCD or VGA"
 754         depends on !MACH_SUN8I_A83T
 755         depends on !MACH_SUNXI_H3_H5
 756         depends on !MACH_SUN8I_R40
 757         depends on !MACH_SUN8I_V3S
 758         depends on !MACH_SUN9I
 759         depends on !MACH_SUN50I
 760         depends on !MACH_SUN50I_H6
 761         select VIDEO
 762         imply VIDEO_DT_SIMPLEFB
 763         default y
 764         ---help---
 765         Say Y here to add support for using a cfb console on the HDMI, LCD
 766         or VGA output found on most sunxi devices. See doc/README.video for
 767         info on how to select the video output and mode.
 768
 769 config VIDEO_HDMI
 770         bool "HDMI output support"
 771         depends on VIDEO_SUNXI && !MACH_SUN8I
 772         default y
 773         ---help---
 774         Say Y here to add support for outputting video over HDMI.
 775
 776 config VIDEO_VGA
 777         bool "VGA output support"
 778         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN7I)
 779         default n
 780         ---help---
 781         Say Y here to add support for outputting video over VGA.
 782
 783 config VIDEO_VGA_VIA_LCD
 784         bool "VGA via LCD controller support"
 785         depends on VIDEO_SUNXI && (MACH_SUN5I || MACH_SUN6I || MACH_SUN8I)
 786         default n
 787         ---help---
 788         Say Y here to add support for external DACs connected to the parallel
 789         LCD interface driving a VGA connector, such as found on the
 790         Olimex A13 boards.
 791
 792 config VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
 793         bool "Force sync active high for VGA via LCD controller support"
 794         depends on VIDEO_VGA_VIA_LCD
 795         default n
 796         ---help---
 797         Say Y here if you've a board which uses opendrain drivers for the vga
 798         hsync and vsync signals. Opendrain drivers cannot generate steep enough
 799         positive edges for a stable video output, so on boards with opendrain
 800         drivers the sync signals must always be active high.
 801
 802 config VIDEO_VGA_EXTERNAL_DAC_EN
 803         string "LCD panel power enable pin"
 804         depends on VIDEO_VGA_VIA_LCD
 805         default ""
 806         ---help---
 807         Set the enable pin for the external VGA DAC. This takes a string in the
 808         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 809
 810 config VIDEO_COMPOSITE
 811         bool "Composite video output support"
 812         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN5I || MACH_SUN7I)
 813         default n
 814         ---help---
 815         Say Y here to add support for outputting composite video.
 816
 817 config VIDEO_LCD_MODE
 818         string "LCD panel timing details"
 819         depends on VIDEO_SUNXI
 820         default ""
 821         ---help---
 822         LCD panel timing details string, leave empty if there is no LCD panel.
 823         This is in drivers/video/videomodes.c: video_get_params() format, e.g.
 824         x:800,y:480,depth:18,pclk_khz:33000,le:16,ri:209,up:22,lo:22,hs:30,vs:1,sync:0,vmode:0
 825         Also see: http://linux-sunxi.org/LCD
 826
 827 config VIDEO_LCD_DCLK_PHASE
 828         int "LCD panel display clock phase"
 829         depends on VIDEO_SUNXI || DM_VIDEO
 830         default 1
 831         ---help---
 832         Select LCD panel display clock phase shift, range 0-3.
 833
 834 config VIDEO_LCD_POWER
 835         string "LCD panel power enable pin"
 836         depends on VIDEO_SUNXI
 837         default ""
 838         ---help---
 839         Set the power enable pin for the LCD panel. This takes a string in the
 840         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 841
 842 config VIDEO_LCD_RESET
 843         string "LCD panel reset pin"
 844         depends on VIDEO_SUNXI
 845         default ""
 846         ---help---
 847         Set the reset pin for the LCD panel. This takes a string in the format
 848         understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 849
 850 config VIDEO_LCD_BL_EN
 851         string "LCD panel backlight enable pin"
 852         depends on VIDEO_SUNXI
 853         default ""
 854         ---help---
 855         Set the backlight enable pin for the LCD panel. This takes a string in the
 856         the format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 857         port H.
 858
 859 config VIDEO_LCD_BL_PWM
 860         string "LCD panel backlight pwm pin"
 861         depends on VIDEO_SUNXI
 862         default ""
 863         ---help---
 864         Set the backlight pwm pin for the LCD panel. This takes a string in the
 865         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 866
 867 config VIDEO_LCD_BL_PWM_ACTIVE_LOW
 868         bool "LCD panel backlight pwm is inverted"
 869         depends on VIDEO_SUNXI
 870         default y
 871         ---help---
 872         Set this if the backlight pwm output is active low.
 873
 874 config VIDEO_LCD_PANEL_I2C
 875         bool "LCD panel needs to be configured via i2c"
 876         depends on VIDEO_SUNXI
 877         default n
 878         select CMD_I2C
 879         ---help---
 880         Say y here if the LCD panel needs to be configured via i2c. This
 881         will add a bitbang i2c controller using gpios to talk to the LCD.
 882
 883 config VIDEO_LCD_PANEL_I2C_SDA
 884         string "LCD panel i2c interface SDA pin"
 885         depends on VIDEO_LCD_PANEL_I2C
 886         default "PG12"
 887         ---help---
 888         Set the SDA pin for the LCD i2c interface. This takes a string in the
 889         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 890
 891 config VIDEO_LCD_PANEL_I2C_SCL
 892         string "LCD panel i2c interface SCL pin"
 893         depends on VIDEO_LCD_PANEL_I2C
 894         default "PG10"
 895         ---help---
 896         Set the SCL pin for the LCD i2c interface. This takes a string in the
 897         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 898
 899
 900 # Note only one of these may be selected at a time! But hidden choices are
 901 # not supported by Kconfig
 902 config VIDEO_LCD_IF_PARALLEL
 903         bool
 904
 905 config VIDEO_LCD_IF_LVDS
 906         bool
 907
 908 config SUNXI_DE2
 909         bool
 910         default n
 911
 912 config VIDEO_DE2
 913         bool "Display Engine 2 video driver"
 914         depends on SUNXI_DE2
 915         select DM_VIDEO
 916         select DISPLAY
 917         imply VIDEO_DT_SIMPLEFB
 918         default y
 919         ---help---
 920         Say y here if you want to build DE2 video driver which is present on
 921         newer SoCs. Currently only HDMI output is supported.
 922
 923
 924 choice
 925         prompt "LCD panel support"
 926         depends on VIDEO_SUNXI
 927         ---help---
 928         Select which type of LCD panel to support.
 929
 930 config VIDEO_LCD_PANEL_PARALLEL
 931         bool "Generic parallel interface LCD panel"
 932         select VIDEO_LCD_IF_PARALLEL
 933
 934 config VIDEO_LCD_PANEL_LVDS
 935         bool "Generic lvds interface LCD panel"
 936         select VIDEO_LCD_IF_LVDS
 937
 938 config VIDEO_LCD_PANEL_MIPI_4_LANE_513_MBPS_VIA_SSD2828
 939         bool "MIPI 4-lane, 513Mbps LCD panel via SSD2828 bridge chip"
 940         select VIDEO_LCD_SSD2828
 941         select VIDEO_LCD_IF_PARALLEL
 942         ---help---
 943         7.85" 768x1024 LCD panels, such as LG LP079X01 or AUO B079XAN01.0
 944
 945 config VIDEO_LCD_PANEL_EDP_4_LANE_1620M_VIA_ANX9804
 946         bool "eDP 4-lane, 1.62G LCD panel via ANX9804 bridge chip"
 947         select VIDEO_LCD_ANX9804
 948         select VIDEO_LCD_IF_PARALLEL
 949         select VIDEO_LCD_PANEL_I2C
 950         ---help---
 951         Select this for eDP LCD panels with 4 lanes running at 1.62G,
 952         connected via an ANX9804 bridge chip.
 953
 954 config VIDEO_LCD_PANEL_HITACHI_TX18D42VM
 955         bool "Hitachi tx18d42vm LCD panel"
 956         select VIDEO_LCD_HITACHI_TX18D42VM
 957         select VIDEO_LCD_IF_LVDS
 958         ---help---
 959         7.85" 1024x768 Hitachi tx18d42vm LCD panel support
 960
 961 config VIDEO_LCD_TL059WV5C0
 962         bool "tl059wv5c0 LCD panel"
 963         select VIDEO_LCD_PANEL_I2C
 964         select VIDEO_LCD_IF_PARALLEL
 965         ---help---
 966         6" 480x800 tl059wv5c0 panel support, as used on the Utoo P66 and
 967         Aigo M60/M608/M606 tablets.
 968
 969 endchoice
 970
 971 config SATAPWR
 972         string "SATA power pin"
 973         default ""
 974         help
 975           Set the pins used to power the SATA. This takes a string in the
 976           format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 977           port H.
 978
 979 config GMAC_TX_DELAY
 980         int "GMAC Transmit Clock Delay Chain"
 981         default 0
 982         ---help---
 983         Set the GMAC Transmit Clock Delay Chain value.
 984
 985 config SPL_STACK_R_ADDR
 986         default 0x4fe00000 if MACH_SUN4I
 987         default 0x4fe00000 if MACH_SUN5I
 988         default 0x4fe00000 if MACH_SUN6I
 989         default 0x4fe00000 if MACH_SUN7I
 990         default 0x4fe00000 if MACH_SUN8I
 991         default 0x2fe00000 if MACH_SUN9I
 992         default 0x4fe00000 if MACH_SUN50I
 993         default 0x4fe00000 if MACH_SUN50I_H6
 994
 995 config SPL_SPI_SUNXI
 996         bool "Support for SPI Flash on Allwinner SoCs in SPL"
 997         depends on MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUNXI_H3_H5 || MACH_SUN50I || MACH_SUN8I_R40 || MACH_SUN50I_H6
 998         help
 999           Enable support for SPI Flash. This option allows SPL to read from
1000           sunxi SPI Flash. It uses the same method as the boot ROM, so does
1001           not need any extra configuration.
1002
1003 config PINE64_DT_SELECTION
1004         bool "Enable Pine64 device tree selection code"
1005         depends on MACH_SUN50I
1006         help
1007           The original Pine A64 and Pine A64+ are similar but different
1008           boards and can be differed by the DRAM size. Pine A64 has
1009           512MiB DRAM, and Pine A64+ has 1GiB or 2GiB. By selecting this
1010           option, the device tree selection code specific to Pine64 which
1011           utilizes the DRAM size will be enabled.
1012
1013 endif