arch/arm/mach-rockchip/board.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2019 Rockchip Electronics Co., Ltd.
   4  */
   5 #include <common.h>
   6 #include <clk.h>
   7 #include <dm.h>
   8 #include <ram.h>
   9 #include <syscon.h>
  10 #include <asm/io.h>
  11 #include <asm/arch-rockchip/boot_mode.h>
  12 #include <asm/arch-rockchip/clock.h>
  13 #include <asm/arch-rockchip/periph.h>
  14 #include <asm/arch-rockchip/misc.h>
  15 #include <power/regulator.h>
  16
  17 DECLARE_GLOBAL_DATA_PTR;
  18
  19 __weak int rk_board_late_init(void)
  20 {
  21         return 0;
  22 }
  23
  24 int board_late_init(void)
  25 {
  26         setup_boot_mode();
  27
  28         return rk_board_late_init();
  29 }
  30
  31 int board_init(void)
  32 {
  33         int ret;
  34
  35 #ifdef CONFIG_DM_REGULATOR
  36         ret = regulators_enable_boot_on(false);
  37         if (ret)
  38                 debug("%s: Cannot enable boot on regulator\n", __func__);
  39 #endif
  40
  41         return 0;
  42 }
  43
  44 #if !defined(CONFIG_SYS_DCACHE_OFF) && !defined(CONFIG_ARM64)
  45 void enable_caches(void)
  46 {
  47         /* Enable D-cache. I-cache is already enabled in start.S */
  48         dcache_enable();
  49 }
  50 #endif
  51
  52 #if defined(CONFIG_USB_GADGET) && defined(CONFIG_USB_GADGET_DWC2_OTG)
  53 #include <usb.h>
  54 #include <usb/dwc2_udc.h>
  55
  56 static struct dwc2_plat_otg_data otg_data = {
  57         .rx_fifo_sz     = 512,
  58         .np_tx_fifo_sz  = 16,
  59         .tx_fifo_sz     = 128,
  60 };
  61
  62 int board_usb_init(int index, enum usb_init_type init)
  63 {
  64         int node;
  65         const char *mode;
  66         bool matched = false;
  67         const void *blob = gd->fdt_blob;
  68
  69         /* find the usb_otg node */
  70         node = fdt_node_offset_by_compatible(blob, -1, "snps,dwc2");
  71
  72         while (node > 0) {
  73                 mode = fdt_getprop(blob, node, "dr_mode", NULL);
  74                 if (mode && strcmp(mode, "otg") == 0) {
  75                         matched = true;
  76                         break;
  77                 }
  78
  79                 node = fdt_node_offset_by_compatible(blob, node, "snps,dwc2");
  80         }
  81         if (!matched) {
  82                 debug("Not found usb_otg device\n");
  83                 return -ENODEV;
  84         }
  85         otg_data.regs_otg = fdtdec_get_addr(blob, node, "reg");
  86
  87         return dwc2_udc_probe(&otg_data);
  88 }
  89
  90 int board_usb_cleanup(int index, enum usb_init_type init)
  91 {
  92         return 0;
  93 }
  94 #endif
  95
  96 #if CONFIG_IS_ENABLED(FASTBOOT)
  97 int fastboot_set_reboot_flag(void)
  98 {
  99         printf("Setting reboot to fastboot flag ...\n");
 100         /* Set boot mode to fastboot */
 101         writel(BOOT_FASTBOOT, CONFIG_ROCKCHIP_BOOT_MODE_REG);
 102
 103         return 0;
 104 }
 105 #endif
 106
 107 #ifdef CONFIG_MISC_INIT_R
 108 __weak int misc_init_r(void)
 109 {
 110         const u32 cpuid_offset = 0x7;
 111         const u32 cpuid_length = 0x10;
 112         u8 cpuid[cpuid_length];
 113         int ret;
 114
 115         ret = rockchip_cpuid_from_efuse(cpuid_offset, cpuid_length, cpuid);
 116         if (ret)
 117                 return ret;
 118
 119         ret = rockchip_cpuid_set(cpuid, cpuid_length);
 120         if (ret)
 121                 return ret;
 122
 123         ret = rockchip_setup_macaddr();
 124
 125         return ret;
 126 }
 127 #endif