2 * Copyright (C) 2012 Renesas Solutions Corp.
4 * SPDX-License-Identifier: GPL-2.0
7 #ifndef __ASM_ARCH_R8A7740_H
8 #define __ASM_ARCH_R8A7740_H
11 * R8A7740 I/O Addresses
14 #define MERAM_BASE 0xE5580000
15 #define DDRP_BASE 0xC12A0000
16 #define HPB_BASE 0xE6000000
17 #define RWDT0_BASE 0xE6020000
18 #define RWDT1_BASE 0xE6030000
19 #define GPIO_BASE 0xE6050000
20 #define CMT1_BASE 0xE6138000
21 #define CPG_BASE 0xE6150000
22 #define SYSC_BASE 0xE6180000
23 #define SDHI0_BASE 0xE6850000
24 #define SDHI1_BASE 0xE6860000
25 #define MMCIF_BASE 0xE6BD0000
26 #define SCIF5_BASE 0xE6CB0000
27 #define SCIF6_BASE 0xE6CC0000
28 #define DBSC_BASE 0xFE400000
29 #define BSC_BASE 0xFEC10000
30 #define I2C0_BASE 0xFFF20000
31 #define I2C1_BASE 0xE6C20000
32 #define TMU_BASE 0xFFF80000
35 #include <asm/types.h>
39 u16 rwtcnt0; /* 0x00 */
40 u16 dummy0; /* 0x02 */
41 u16 rwtcsra0; /* 0x04 */
42 u16 dummy1; /* 0x06 */
43 u16 rwtcsrb0; /* 0x08 */
44 u16 dummy2; /* 0x0A */
47 /* HPB Semaphore Control Registers */
53 u32 dummy0; /* 0x20 */
67 u32 dummy0; /* 0x1c */
73 u32 dummy1; /* 0x34 */
77 u32 dummy2; /* 0x44 */
80 u32 dummy3; /* 0x50 */
82 u32 dummy4[4]; /* 0x58 .. 0x64 */
84 u32 dummy5[5]; /* 0x6c .. 0x7c */
89 u32 dummy6[3]; /* 0x90 .. 0x98 */
92 u32 dummy7; /* 0xa4 */
94 u32 dummy8; /* 0xac */
96 u32 dummy9; /* 0xb4 */
99 u32 dummy10; /* 0xc0 */
102 u32 dummy11[5]; /* 0xcc .. 0xdc */
105 u32 dummy12[10]; /* 0xe8 .. 0x10c */
112 u32 dummy13[2]; /* 0x128 .. 0x12c */
126 u32 dummy0; /* 0x0c */
131 u32 dummy1; /* 0x20 */
134 u32 dummy2; /* 0x2c */
139 u32 dummy3[5]; /* 0x40 .. 0x50 */
142 u32 dummy4[5]; /* 0x5c .. 0x6c */
144 u32 dummy5[7]; /* 0x74 .. 0x8c */
178 u32 dummy6[68]; /* 0x114 .. 0x220 */
181 u32 dummy7; /* 0x22c */
185 #define CS0WCR2 0xFEC10224
186 #define CS2WCR2 0xFEC10228
187 #define CS4WCR2 0xFEC10230
190 struct r8a7740_ddrp {
199 u32 dummy0[50]; /* 0x20 .. 0xe4 */
202 u32 dummy1[2]; /* 0xf0 .. 0xf4 */
206 #define DDRPNCNT 0xE605803C
207 #define DDRVREFCNT 0xE61500EC
210 struct r8a7740_dbsc {
221 u32 dummy1[2]; /* 0x28 .. 0x2c */
223 u32 dummy2[3]; /* 0x34 .. 0x3c */
227 u32 dummy3; /* 0x4c */
245 u32 dummy4[7]; /* 0x94 .. 0xac */
247 u32 dummy5[3]; /* 0xb4 .. 0xbc */
251 u32 dummy6[5]; /* 0xcc .. 0xdc */
256 u32 dummy7; /* 0xf0 */
259 u32 dummy8; /* 0xfc */;
261 u32 dummy9[31]; /* 0x104 .. 0x17C */
263 u32 dummy10[7]; /* 0x184 .. 0x19C */
265 u32 dummy11[39]; /* 0x1A4 .. 0x23C */
268 u32 dummy12[46]; /* 0x248 .. 0x2FC */
275 #endif /* __ASM_ARCH_R8A7740_H */