arch/arm/mach-omap2/am33xx/board.c

   1 /*
   2  * board.c
   3  *
   4  * Common board functions for AM33XX based boards
   5  *
   6  * Copyright (C) 2011, Texas Instruments, Incorporated - http://www.ti.com/
   7  *
   8  * SPDX-License-Identifier:     GPL-2.0+
   9  */
  10
  11 #include <common.h>
  12 #include <dm.h>
  13 #include <errno.h>
  14 #include <ns16550.h>
  15 #include <spl.h>
  16 #include <asm/arch/cpu.h>
  17 #include <asm/arch/hardware.h>
  18 #include <asm/arch/omap.h>
  19 #include <asm/arch/ddr_defs.h>
  20 #include <asm/arch/clock.h>
  21 #include <asm/arch/gpio.h>
  22 #include <asm/arch/mem.h>
  23 #include <asm/arch/mmc_host_def.h>
  24 #include <asm/arch/sys_proto.h>
  25 #include <asm/io.h>
  26 #include <asm/emif.h>
  27 #include <asm/gpio.h>
  28 #include <i2c.h>
  29 #include <miiphy.h>
  30 #include <cpsw.h>
  31 #include <linux/errno.h>
  32 #include <linux/compiler.h>
  33 #include <linux/usb/ch9.h>
  34 #include <linux/usb/gadget.h>
  35 #include <linux/usb/musb.h>
  36 #include <asm/omap_musb.h>
  37 #include <asm/davinci_rtc.h>
  38
  39 DECLARE_GLOBAL_DATA_PTR;
  40
  41 #if !CONFIG_IS_ENABLED(OF_CONTROL)
  42 static const struct ns16550_platdata am33xx_serial[] = {
  43         { .base = CONFIG_SYS_NS16550_COM1, .reg_shift = 2, .clock = CONFIG_SYS_NS16550_CLK },
  44 # ifdef CONFIG_SYS_NS16550_COM2
  45         { .base = CONFIG_SYS_NS16550_COM2, .reg_shift = 2, .clock = CONFIG_SYS_NS16550_CLK },
  46 #  ifdef CONFIG_SYS_NS16550_COM3
  47         { .base = CONFIG_SYS_NS16550_COM3, .reg_shift = 2, .clock = CONFIG_SYS_NS16550_CLK },
  48         { .base = CONFIG_SYS_NS16550_COM4, .reg_shift = 2, .clock = CONFIG_SYS_NS16550_CLK },
  49         { .base = CONFIG_SYS_NS16550_COM5, .reg_shift = 2, .clock = CONFIG_SYS_NS16550_CLK },
  50         { .base = CONFIG_SYS_NS16550_COM6, .reg_shift = 2, .clock = CONFIG_SYS_NS16550_CLK },
  51 #  endif
  52 # endif
  53 };
  54
  55 U_BOOT_DEVICES(am33xx_uarts) = {
  56         { "ns16550_serial", &am33xx_serial[0] },
  57 #  ifdef CONFIG_SYS_NS16550_COM2
  58         { "ns16550_serial", &am33xx_serial[1] },
  59 #   ifdef CONFIG_SYS_NS16550_COM3
  60         { "ns16550_serial", &am33xx_serial[2] },
  61         { "ns16550_serial", &am33xx_serial[3] },
  62         { "ns16550_serial", &am33xx_serial[4] },
  63         { "ns16550_serial", &am33xx_serial[5] },
  64 #   endif
  65 #  endif
  66 };
  67
  68 #ifdef CONFIG_DM_GPIO
  69 static const struct omap_gpio_platdata am33xx_gpio[] = {
  70         { 0, AM33XX_GPIO0_BASE },
  71         { 1, AM33XX_GPIO1_BASE },
  72         { 2, AM33XX_GPIO2_BASE },
  73         { 3, AM33XX_GPIO3_BASE },
  74 #ifdef CONFIG_AM43XX
  75         { 4, AM33XX_GPIO4_BASE },
  76         { 5, AM33XX_GPIO5_BASE },
  77 #endif
  78 };
  79
  80 U_BOOT_DEVICES(am33xx_gpios) = {
  81         { "gpio_omap", &am33xx_gpio[0] },
  82         { "gpio_omap", &am33xx_gpio[1] },
  83         { "gpio_omap", &am33xx_gpio[2] },
  84         { "gpio_omap", &am33xx_gpio[3] },
  85 #ifdef CONFIG_AM43XX
  86         { "gpio_omap", &am33xx_gpio[4] },
  87         { "gpio_omap", &am33xx_gpio[5] },
  88 #endif
  89 };
  90 #endif
  91 #endif
  92
  93 #ifndef CONFIG_DM_GPIO
  94 static const struct gpio_bank gpio_bank_am33xx[] = {
  95         { (void *)AM33XX_GPIO0_BASE },
  96         { (void *)AM33XX_GPIO1_BASE },
  97         { (void *)AM33XX_GPIO2_BASE },
  98         { (void *)AM33XX_GPIO3_BASE },
  99 #ifdef CONFIG_AM43XX
 100         { (void *)AM33XX_GPIO4_BASE },
 101         { (void *)AM33XX_GPIO5_BASE },
 102 #endif
 103 };
 104
 105 const struct gpio_bank *const omap_gpio_bank = gpio_bank_am33xx;
 106 #endif
 107
 108 #if defined(CONFIG_MMC_OMAP_HS) && !defined(CONFIG_SPL_BUILD)
 109 int cpu_mmc_init(bd_t *bis)
 110 {
 111         int ret;
 112
 113         ret = omap_mmc_init(0, 0, 0, -1, -1);
 114         if (ret)
 115                 return ret;
 116
 117         return omap_mmc_init(1, 0, 0, -1, -1);
 118 }
 119 #endif
 120
 121 /* AM33XX has two MUSB controllers which can be host or gadget */
 122 #if (defined(CONFIG_USB_MUSB_GADGET) || defined(CONFIG_USB_MUSB_HOST)) && \
 123         (defined(CONFIG_AM335X_USB0) || defined(CONFIG_AM335X_USB1)) && \
 124         (!defined(CONFIG_DM_USB))
 125 static struct ctrl_dev *cdev = (struct ctrl_dev *)CTRL_DEVICE_BASE;
 126
 127 /* USB 2.0 PHY Control */
 128 #define CM_PHY_PWRDN                    (1 << 0)
 129 #define CM_PHY_OTG_PWRDN                (1 << 1)
 130 #define OTGVDET_EN                      (1 << 19)
 131 #define OTGSESSENDEN                    (1 << 20)
 132
 133 static void am33xx_usb_set_phy_power(u8 on, u32 *reg_addr)
 134 {
 135         if (on) {
 136                 clrsetbits_le32(reg_addr, CM_PHY_PWRDN | CM_PHY_OTG_PWRDN,
 137                                 OTGVDET_EN | OTGSESSENDEN);
 138         } else {
 139                 clrsetbits_le32(reg_addr, 0, CM_PHY_PWRDN | CM_PHY_OTG_PWRDN);
 140         }
 141 }
 142
 143 static struct musb_hdrc_config musb_config = {
 144         .multipoint     = 1,
 145         .dyn_fifo       = 1,
 146         .num_eps        = 16,
 147         .ram_bits       = 12,
 148 };
 149
 150 #ifdef CONFIG_AM335X_USB0
 151 static void am33xx_otg0_set_phy_power(struct udevice *dev, u8 on)
 152 {
 153         am33xx_usb_set_phy_power(on, &cdev->usb_ctrl0);
 154 }
 155
 156 struct omap_musb_board_data otg0_board_data = {
 157         .set_phy_power = am33xx_otg0_set_phy_power,
 158 };
 159
 160 static struct musb_hdrc_platform_data otg0_plat = {
 161         .mode           = CONFIG_AM335X_USB0_MODE,
 162         .config         = &musb_config,
 163         .power          = 50,
 164         .platform_ops   = &musb_dsps_ops,
 165         .board_data     = &otg0_board_data,
 166 };
 167 #endif
 168
 169 #ifdef CONFIG_AM335X_USB1
 170 static void am33xx_otg1_set_phy_power(struct udevice *dev, u8 on)
 171 {
 172         am33xx_usb_set_phy_power(on, &cdev->usb_ctrl1);
 173 }
 174
 175 struct omap_musb_board_data otg1_board_data = {
 176         .set_phy_power = am33xx_otg1_set_phy_power,
 177 };
 178
 179 static struct musb_hdrc_platform_data otg1_plat = {
 180         .mode           = CONFIG_AM335X_USB1_MODE,
 181         .config         = &musb_config,
 182         .power          = 50,
 183         .platform_ops   = &musb_dsps_ops,
 184         .board_data     = &otg1_board_data,
 185 };
 186 #endif
 187 #endif
 188
 189 int arch_misc_init(void)
 190 {
 191 #ifndef CONFIG_DM_USB
 192 #ifdef CONFIG_AM335X_USB0
 193         musb_register(&otg0_plat, &otg0_board_data,
 194                 (void *)USB0_OTG_BASE);
 195 #endif
 196 #ifdef CONFIG_AM335X_USB1
 197         musb_register(&otg1_plat, &otg1_board_data,
 198                 (void *)USB1_OTG_BASE);
 199 #endif
 200 #else
 201         struct udevice *dev;
 202         int ret;
 203
 204         ret = uclass_first_device(UCLASS_MISC, &dev);
 205         if (ret || !dev)
 206                 return ret;
 207
 208 #if defined(CONFIG_DM_ETH) && defined(CONFIG_USB_ETHER)
 209         ret = usb_ether_init();
 210         if (ret) {
 211                 error("USB ether init failed\n");
 212                 return ret;
 213         }
 214 #endif
 215 #endif
 216         return 0;
 217 }
 218
 219 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
 220 /*
 221  * In the case of non-SPL based booting we'll want to call these
 222  * functions a tiny bit later as it will require gd to be set and cleared
 223  * and that's not true in s_init in this case so we cannot do it there.
 224  */
 225 int board_early_init_f(void)
 226 {
 227         prcm_init();
 228         set_mux_conf_regs();
 229
 230         return 0;
 231 }
 232
 233 /*
 234  * This function is the place to do per-board things such as ramp up the
 235  * MPU clock frequency.
 236  */
 237 __weak void am33xx_spl_board_init(void)
 238 {
 239         do_setup_dpll(&dpll_core_regs, &dpll_core_opp100);
 240         do_setup_dpll(&dpll_mpu_regs, &dpll_mpu_opp100);
 241 }
 242
 243 #if defined(CONFIG_SPL_AM33XX_ENABLE_RTC32K_OSC)
 244 static void rtc32k_enable(void)
 245 {
 246         struct davinci_rtc *rtc = (struct davinci_rtc *)RTC_BASE;
 247
 248         /*
 249          * Unlock the RTC's registers.  For more details please see the
 250          * RTC_SS section of the TRM.  In order to unlock we need to
 251          * write these specific values (keys) in this order.
 252          */
 253         writel(RTC_KICK0R_WE, &rtc->kick0r);
 254         writel(RTC_KICK1R_WE, &rtc->kick1r);
 255
 256         /* Enable the RTC 32K OSC by setting bits 3 and 6. */
 257         writel((1 << 3) | (1 << 6), &rtc->osc);
 258 }
 259 #endif
 260
 261 static void uart_soft_reset(void)
 262 {
 263         struct uart_sys *uart_base = (struct uart_sys *)DEFAULT_UART_BASE;
 264         u32 regval;
 265
 266         regval = readl(&uart_base->uartsyscfg);
 267         regval |= UART_RESET;
 268         writel(regval, &uart_base->uartsyscfg);
 269         while ((readl(&uart_base->uartsyssts) &
 270                 UART_CLK_RUNNING_MASK) != UART_CLK_RUNNING_MASK)
 271                 ;
 272
 273         /* Disable smart idle */
 274         regval = readl(&uart_base->uartsyscfg);
 275         regval |= UART_SMART_IDLE_EN;
 276         writel(regval, &uart_base->uartsyscfg);
 277 }
 278
 279 static void watchdog_disable(void)
 280 {
 281         struct wd_timer *wdtimer = (struct wd_timer *)WDT_BASE;
 282
 283         writel(0xAAAA, &wdtimer->wdtwspr);
 284         while (readl(&wdtimer->wdtwwps) != 0x0)
 285                 ;
 286         writel(0x5555, &wdtimer->wdtwspr);
 287         while (readl(&wdtimer->wdtwwps) != 0x0)
 288                 ;
 289 }
 290
 291 void s_init(void)
 292 {
 293 }
 294
 295 void early_system_init(void)
 296 {
 297         /*
 298          * The ROM will only have set up sufficient pinmux to allow for the
 299          * first 4KiB NOR to be read, we must finish doing what we know of
 300          * the NOR mux in this space in order to continue.
 301          */
 302 #ifdef CONFIG_NOR_BOOT
 303         enable_norboot_pin_mux();
 304 #endif
 305         watchdog_disable();
 306         set_uart_mux_conf();
 307         setup_early_clocks();
 308         uart_soft_reset();
 309 #ifdef CONFIG_TI_I2C_BOARD_DETECT
 310         do_board_detect();
 311 #endif
 312 #if defined(CONFIG_SPL_AM33XX_ENABLE_RTC32K_OSC)
 313         /* Enable RTC32K clock */
 314         rtc32k_enable();
 315 #endif
 316 }
 317
 318 #ifdef CONFIG_SPL_BUILD
 319 void board_init_f(ulong dummy)
 320 {
 321         early_system_init();
 322         board_early_init_f();
 323         sdram_init();
 324 }
 325 #endif
 326
 327 #endif
 328
 329 int arch_cpu_init_dm(void)
 330 {
 331 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
 332         early_system_init();
 333 #endif
 334         return 0;
 335 }