arch/arm/mach-lpc32xx/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2011-2015 by Vladimir Zapolskiy <vz@mleia.com>
   4  */
   5
   6 #include <common.h>
   7 #include <cpu_func.h>
   8 #include <net.h>
   9 #include <netdev.h>
  10 #include <asm/arch/cpu.h>
  11 #include <asm/arch/clk.h>
  12 #include <asm/arch/wdt.h>
  13 #include <asm/arch/sys_proto.h>
  14 #include <asm/io.h>
  15
  16 static struct clk_pm_regs *clk = (struct clk_pm_regs *)CLK_PM_BASE;
  17 static struct wdt_regs  *wdt = (struct wdt_regs *)WDT_BASE;
  18
  19 void reset_cpu(ulong addr)
  20 {
  21         /* Enable watchdog clock */
  22         setbits_le32(&clk->timclk_ctrl, CLK_TIMCLK_WATCHDOG);
  23
  24         /* To be compatible with the original U-Boot code:
  25          * addr: - 0: perform hard reset.
  26          *       - !=0: perform a soft reset; i.e. "RESOUT_N" not asserted). */
  27         if (addr == 0) {
  28                 /* Reset pulse length is 13005 peripheral clock frames */
  29                 writel(13000, &wdt->pulse);
  30
  31                 /* Force WDOG_RESET2 and RESOUT_N signal active */
  32                 writel(WDTIM_MCTRL_RESFRC2 | WDTIM_MCTRL_RESFRC1
  33                        | WDTIM_MCTRL_M_RES2, &wdt->mctrl);
  34         } else {
  35                 /* Force match output active */
  36                 writel(0x01, &wdt->emr);
  37
  38                 /* Internal reset on match output (no pulse on "RESOUT_N") */
  39                 writel(WDTIM_MCTRL_M_RES1, &wdt->mctrl);
  40         }
  41
  42         while (1)
  43                 /* NOP */;
  44 }
  45
  46 #if defined(CONFIG_ARCH_CPU_INIT)
  47 int arch_cpu_init(void)
  48 {
  49         /*
  50          * It might be necessary to flush data cache, if U-Boot is loaded
  51          * from kickstart bootloader, e.g. from S1L loader
  52          */
  53         flush_dcache_all();
  54
  55         return 0;
  56 }
  57 #else
  58 #error "You have to select CONFIG_ARCH_CPU_INIT"
  59 #endif
  60
  61 #if defined(CONFIG_DISPLAY_CPUINFO)
  62 int print_cpuinfo(void)
  63 {
  64         printf("CPU:   NXP LPC32XX\n");
  65         printf("CPU clock:        %uMHz\n", get_hclk_pll_rate() / 1000000);
  66         printf("AHB bus clock:    %uMHz\n", get_hclk_clk_rate() / 1000000);
  67         printf("Peripheral clock: %uMHz\n", get_periph_clk_rate() / 1000000);
  68
  69         return 0;
  70 }
  71 #endif
  72
  73 #ifdef CONFIG_LPC32XX_ETH
  74 int cpu_eth_init(bd_t *bis)
  75 {
  76         lpc32xx_eth_initialize(bis);
  77         return 0;
  78 }
  79 #endif