arch/arm/mach-imx/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007
   4  * Sascha Hauer, Pengutronix
   5  *
   6  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   7  */
   8
   9 #include <bootm.h>
  10 #include <common.h>
  11 #include <netdev.h>
  12 #include <linux/errno.h>
  13 #include <asm/io.h>
  14 #include <asm/arch/imx-regs.h>
  15 #include <asm/arch/clock.h>
  16 #include <asm/arch/sys_proto.h>
  17 #include <asm/arch/crm_regs.h>
  18 #include <asm/mach-imx/boot_mode.h>
  19 #include <imx_thermal.h>
  20 #include <ipu_pixfmt.h>
  21 #include <thermal.h>
  22 #include <sata.h>
  23
  24 #ifdef CONFIG_FSL_ESDHC_IMX
  25 #include <fsl_esdhc_imx.h>
  26 #endif
  27
  28 static u32 reset_cause = -1;
  29
  30 u32 get_imx_reset_cause(void)
  31 {
  32         struct src *src_regs = (struct src *)SRC_BASE_ADDR;
  33
  34         if (reset_cause == -1) {
  35                 reset_cause = readl(&src_regs->srsr);
  36 /* preserve the value for U-Boot proper */
  37 #if !defined(CONFIG_SPL_BUILD)
  38                 writel(reset_cause, &src_regs->srsr);
  39 #endif
  40         }
  41
  42         return reset_cause;
  43 }
  44
  45 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  46 static char *get_reset_cause(void)
  47 {
  48         switch (get_imx_reset_cause()) {
  49         case 0x00001:
  50         case 0x00011:
  51                 return "POR";
  52         case 0x00004:
  53                 return "CSU";
  54         case 0x00008:
  55                 return "IPP USER";
  56         case 0x00010:
  57 #ifdef  CONFIG_MX7
  58                 return "WDOG1";
  59 #else
  60                 return "WDOG";
  61 #endif
  62         case 0x00020:
  63                 return "JTAG HIGH-Z";
  64         case 0x00040:
  65                 return "JTAG SW";
  66         case 0x00080:
  67                 return "WDOG3";
  68 #ifdef CONFIG_MX7
  69         case 0x00100:
  70                 return "WDOG4";
  71         case 0x00200:
  72                 return "TEMPSENSE";
  73 #elif defined(CONFIG_IMX8M)
  74         case 0x00100:
  75                 return "WDOG2";
  76         case 0x00200:
  77                 return "TEMPSENSE";
  78 #else
  79         case 0x00100:
  80                 return "TEMPSENSE";
  81         case 0x10000:
  82                 return "WARM BOOT";
  83 #endif
  84         default:
  85                 return "unknown reset";
  86         }
  87 }
  88 #endif
  89
  90 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  91
  92 const char *get_imx_type(u32 imxtype)
  93 {
  94         switch (imxtype) {
  95         case MXC_CPU_IMX8MP:
  96                 return "8MP";   /* Quad-core version of the imx8mp */
  97         case MXC_CPU_IMX8MN:
  98                 return "8MNano Quad"; /* Quad-core version */
  99         case MXC_CPU_IMX8MND:
 100                 return "8MNano Dual"; /* Dual-core version */
 101         case MXC_CPU_IMX8MNS:
 102                 return "8MNano Solo"; /* Single-core version */
 103         case MXC_CPU_IMX8MNL:
 104                 return "8MNano QuadLite"; /* Quad-core Lite version */
 105         case MXC_CPU_IMX8MNDL:
 106                 return "8MNano DualLite"; /* Dual-core Lite version */
 107         case MXC_CPU_IMX8MNSL:
 108                 return "8MNano SoloLite"; /* Single-core Lite version */
 109         case MXC_CPU_IMX8MM:
 110                 return "8MMQ";  /* Quad-core version of the imx8mm */
 111         case MXC_CPU_IMX8MML:
 112                 return "8MMQL"; /* Quad-core Lite version of the imx8mm */
 113         case MXC_CPU_IMX8MMD:
 114                 return "8MMD";  /* Dual-core version of the imx8mm */
 115         case MXC_CPU_IMX8MMDL:
 116                 return "8MMDL"; /* Dual-core Lite version of the imx8mm */
 117         case MXC_CPU_IMX8MMS:
 118                 return "8MMS";  /* Single-core version of the imx8mm */
 119         case MXC_CPU_IMX8MMSL:
 120                 return "8MMSL"; /* Single-core Lite version of the imx8mm */
 121         case MXC_CPU_IMX8MQ:
 122                 return "8MQ";   /* Quad-core version of the imx8mq */
 123         case MXC_CPU_IMX8MQL:
 124                 return "8MQLite";       /* Quad-core Lite version of the imx8mq */
 125         case MXC_CPU_IMX8MD:
 126                 return "8MD";   /* Dual-core version of the imx8mq */
 127         case MXC_CPU_MX7S:
 128                 return "7S";    /* Single-core version of the mx7 */
 129         case MXC_CPU_MX7D:
 130                 return "7D";    /* Dual-core version of the mx7 */
 131         case MXC_CPU_MX6QP:
 132                 return "6QP";   /* Quad-Plus version of the mx6 */
 133         case MXC_CPU_MX6DP:
 134                 return "6DP";   /* Dual-Plus version of the mx6 */
 135         case MXC_CPU_MX6Q:
 136                 return "6Q";    /* Quad-core version of the mx6 */
 137         case MXC_CPU_MX6D:
 138                 return "6D";    /* Dual-core version of the mx6 */
 139         case MXC_CPU_MX6DL:
 140                 return "6DL";   /* Dual Lite version of the mx6 */
 141         case MXC_CPU_MX6SOLO:
 142                 return "6SOLO"; /* Solo version of the mx6 */
 143         case MXC_CPU_MX6SL:
 144                 return "6SL";   /* Solo-Lite version of the mx6 */
 145         case MXC_CPU_MX6SLL:
 146                 return "6SLL";  /* SLL version of the mx6 */
 147         case MXC_CPU_MX6SX:
 148                 return "6SX";   /* SoloX version of the mx6 */
 149         case MXC_CPU_MX6UL:
 150                 return "6UL";   /* Ultra-Lite version of the mx6 */
 151         case MXC_CPU_MX6ULL:
 152                 return "6ULL";  /* ULL version of the mx6 */
 153         case MXC_CPU_MX6ULZ:
 154                 return "6ULZ";  /* ULZ version of the mx6 */
 155         case MXC_CPU_MX51:
 156                 return "51";
 157         case MXC_CPU_MX53:
 158                 return "53";
 159         default:
 160                 return "??";
 161         }
 162 }
 163
 164 int print_cpuinfo(void)
 165 {
 166         u32 cpurev;
 167         __maybe_unused u32 max_freq;
 168
 169         cpurev = get_cpu_rev();
 170
 171 #if defined(CONFIG_IMX_THERMAL)
 172         struct udevice *thermal_dev;
 173         int cpu_tmp, minc, maxc, ret;
 174
 175         printf("CPU:   Freescale i.MX%s rev%d.%d",
 176                get_imx_type((cpurev & 0x1FF000) >> 12),
 177                (cpurev & 0x000F0) >> 4,
 178                (cpurev & 0x0000F) >> 0);
 179         max_freq = get_cpu_speed_grade_hz();
 180         if (!max_freq || max_freq == mxc_get_clock(MXC_ARM_CLK)) {
 181                 printf(" at %dMHz\n", mxc_get_clock(MXC_ARM_CLK) / 1000000);
 182         } else {
 183                 printf(" %d MHz (running at %d MHz)\n", max_freq / 1000000,
 184                        mxc_get_clock(MXC_ARM_CLK) / 1000000);
 185         }
 186 #else
 187         printf("CPU:   Freescale i.MX%s rev%d.%d at %d MHz\n",
 188                 get_imx_type((cpurev & 0x1FF000) >> 12),
 189                 (cpurev & 0x000F0) >> 4,
 190                 (cpurev & 0x0000F) >> 0,
 191                 mxc_get_clock(MXC_ARM_CLK) / 1000000);
 192 #endif
 193
 194 #if defined(CONFIG_IMX_THERMAL)
 195         puts("CPU:   ");
 196         switch (get_cpu_temp_grade(&minc, &maxc)) {
 197         case TEMP_AUTOMOTIVE:
 198                 puts("Automotive temperature grade ");
 199                 break;
 200         case TEMP_INDUSTRIAL:
 201                 puts("Industrial temperature grade ");
 202                 break;
 203         case TEMP_EXTCOMMERCIAL:
 204                 puts("Extended Commercial temperature grade ");
 205                 break;
 206         default:
 207                 puts("Commercial temperature grade ");
 208                 break;
 209         }
 210         printf("(%dC to %dC)", minc, maxc);
 211         ret = uclass_get_device(UCLASS_THERMAL, 0, &thermal_dev);
 212         if (!ret) {
 213                 ret = thermal_get_temp(thermal_dev, &cpu_tmp);
 214
 215                 if (!ret)
 216                         printf(" at %dC\n", cpu_tmp);
 217                 else
 218                         debug(" - invalid sensor data\n");
 219         } else {
 220                 debug(" - invalid sensor device\n");
 221         }
 222 #endif
 223
 224         printf("Reset cause: %s\n", get_reset_cause());
 225         return 0;
 226 }
 227 #endif
 228
 229 int cpu_eth_init(bd_t *bis)
 230 {
 231         int rc = -ENODEV;
 232
 233 #if defined(CONFIG_FEC_MXC)
 234         rc = fecmxc_initialize(bis);
 235 #endif
 236
 237         return rc;
 238 }
 239
 240 #ifdef CONFIG_FSL_ESDHC_IMX
 241 /*
 242  * Initializes on-chip MMC controllers.
 243  * to override, implement board_mmc_init()
 244  */
 245 int cpu_mmc_init(bd_t *bis)
 246 {
 247         return fsl_esdhc_mmc_init(bis);
 248 }
 249 #endif
 250
 251 #if !(defined(CONFIG_MX7) || defined(CONFIG_IMX8M))
 252 u32 get_ahb_clk(void)
 253 {
 254         struct mxc_ccm_reg *imx_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
 255         u32 reg, ahb_podf;
 256
 257         reg = __raw_readl(&imx_ccm->cbcdr);
 258         reg &= MXC_CCM_CBCDR_AHB_PODF_MASK;
 259         ahb_podf = reg >> MXC_CCM_CBCDR_AHB_PODF_OFFSET;
 260
 261         return get_periph_clk() / (ahb_podf + 1);
 262 }
 263 #endif
 264
 265 void arch_preboot_os(void)
 266 {
 267 #if defined(CONFIG_PCIE_IMX) && !CONFIG_IS_ENABLED(DM_PCI)
 268         imx_pcie_remove();
 269 #endif
 270 #if defined(CONFIG_SATA)
 271         if (!is_mx6sdl()) {
 272                 sata_remove(0);
 273 #if defined(CONFIG_MX6)
 274                 disable_sata_clock();
 275 #endif
 276         }
 277 #endif
 278 #if defined(CONFIG_VIDEO_IPUV3)
 279         /* disable video before launching O/S */
 280         ipuv3_fb_shutdown();
 281 #endif
 282 #if defined(CONFIG_VIDEO_MXS) && !defined(CONFIG_DM_VIDEO)
 283         lcdif_power_down();
 284 #endif
 285 }
 286
 287 #ifndef CONFIG_IMX8M
 288 void set_chipselect_size(int const cs_size)
 289 {
 290         unsigned int reg;
 291         struct iomuxc *iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
 292         reg = readl(&iomuxc_regs->gpr[1]);
 293
 294         switch (cs_size) {
 295         case CS0_128:
 296                 reg &= ~0x7;    /* CS0=128MB, CS1=0, CS2=0, CS3=0 */
 297                 reg |= 0x5;
 298                 break;
 299         case CS0_64M_CS1_64M:
 300                 reg &= ~0x3F;   /* CS0=64MB, CS1=64MB, CS2=0, CS3=0 */
 301                 reg |= 0x1B;
 302                 break;
 303         case CS0_64M_CS1_32M_CS2_32M:
 304                 reg &= ~0x1FF;  /* CS0=64MB, CS1=32MB, CS2=32MB, CS3=0 */
 305                 reg |= 0x4B;
 306                 break;
 307         case CS0_32M_CS1_32M_CS2_32M_CS3_32M:
 308                 reg &= ~0xFFF;  /* CS0=32MB, CS1=32MB, CS2=32MB, CS3=32MB */
 309                 reg |= 0x249;
 310                 break;
 311         default:
 312                 printf("Unknown chip select size: %d\n", cs_size);
 313                 break;
 314         }
 315
 316         writel(reg, &iomuxc_regs->gpr[1]);
 317 }
 318 #endif
 319
 320 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8M)
 321 /*
 322  * OCOTP_TESTER3[9:8] (see Fusemap Description Table offset 0x440)
 323  * defines a 2-bit SPEED_GRADING
 324  */
 325 #define OCOTP_TESTER3_SPEED_SHIFT       8
 326 enum cpu_speed {
 327         OCOTP_TESTER3_SPEED_GRADE0,
 328         OCOTP_TESTER3_SPEED_GRADE1,
 329         OCOTP_TESTER3_SPEED_GRADE2,
 330         OCOTP_TESTER3_SPEED_GRADE3,
 331         OCOTP_TESTER3_SPEED_GRADE4,
 332 };
 333
 334 u32 get_cpu_speed_grade_hz(void)
 335 {
 336         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 337         struct fuse_bank *bank = &ocotp->bank[1];
 338         struct fuse_bank1_regs *fuse =
 339                 (struct fuse_bank1_regs *)bank->fuse_regs;
 340         uint32_t val;
 341
 342         val = readl(&fuse->tester3);
 343         val >>= OCOTP_TESTER3_SPEED_SHIFT;
 344
 345         if (is_imx8mn() || is_imx8mp()) {
 346                 val &= 0xf;
 347                 return 2300000000 - val * 100000000;
 348         }
 349
 350         if (is_imx8mm())
 351                 val &= 0x7;
 352         else
 353                 val &= 0x3;
 354
 355         switch(val) {
 356         case OCOTP_TESTER3_SPEED_GRADE0:
 357                 return 800000000;
 358         case OCOTP_TESTER3_SPEED_GRADE1:
 359                 return (is_mx7() ? 500000000 : (is_imx8mq() ? 1000000000 : 1200000000));
 360         case OCOTP_TESTER3_SPEED_GRADE2:
 361                 return (is_mx7() ? 1000000000 : (is_imx8mq() ? 1300000000 : 1600000000));
 362         case OCOTP_TESTER3_SPEED_GRADE3:
 363                 return (is_mx7() ? 1200000000 : (is_imx8mq() ? 1500000000 : 1800000000));
 364         case OCOTP_TESTER3_SPEED_GRADE4:
 365                 return 2000000000;
 366         }
 367
 368         return 0;
 369 }
 370
 371 /*
 372  * OCOTP_TESTER3[7:6] (see Fusemap Description Table offset 0x440)
 373  * defines a 2-bit SPEED_GRADING
 374  */
 375 #define OCOTP_TESTER3_TEMP_SHIFT        6
 376
 377 u32 get_cpu_temp_grade(int *minc, int *maxc)
 378 {
 379         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 380         struct fuse_bank *bank = &ocotp->bank[1];
 381         struct fuse_bank1_regs *fuse =
 382                 (struct fuse_bank1_regs *)bank->fuse_regs;
 383         uint32_t val;
 384
 385         val = readl(&fuse->tester3);
 386         val >>= OCOTP_TESTER3_TEMP_SHIFT;
 387         val &= 0x3;
 388
 389         if (minc && maxc) {
 390                 if (val == TEMP_AUTOMOTIVE) {
 391                         *minc = -40;
 392                         *maxc = 125;
 393                 } else if (val == TEMP_INDUSTRIAL) {
 394                         *minc = -40;
 395                         *maxc = 105;
 396                 } else if (val == TEMP_EXTCOMMERCIAL) {
 397                         *minc = -20;
 398                         *maxc = 105;
 399                 } else {
 400                         *minc = 0;
 401                         *maxc = 95;
 402                 }
 403         }
 404         return val;
 405 }
 406 #endif
 407
 408 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8MQ) || defined(CONFIG_IMX8MM)
 409 enum boot_device get_boot_device(void)
 410 {
 411         struct bootrom_sw_info **p =
 412                 (struct bootrom_sw_info **)(ulong)ROM_SW_INFO_ADDR;
 413
 414         enum boot_device boot_dev = SD1_BOOT;
 415         u8 boot_type = (*p)->boot_dev_type;
 416         u8 boot_instance = (*p)->boot_dev_instance;
 417
 418         switch (boot_type) {
 419         case BOOT_TYPE_SD:
 420                 boot_dev = boot_instance + SD1_BOOT;
 421                 break;
 422         case BOOT_TYPE_MMC:
 423                 boot_dev = boot_instance + MMC1_BOOT;
 424                 break;
 425         case BOOT_TYPE_NAND:
 426                 boot_dev = NAND_BOOT;
 427                 break;
 428         case BOOT_TYPE_QSPI:
 429                 boot_dev = QSPI_BOOT;
 430                 break;
 431         case BOOT_TYPE_WEIM:
 432                 boot_dev = WEIM_NOR_BOOT;
 433                 break;
 434         case BOOT_TYPE_SPINOR:
 435                 boot_dev = SPI_NOR_BOOT;
 436                 break;
 437 #ifdef CONFIG_IMX8M
 438         case BOOT_TYPE_USB:
 439                 boot_dev = USB_BOOT;
 440                 break;
 441 #endif
 442         default:
 443                 break;
 444         }
 445
 446         return boot_dev;
 447 }
 448 #endif
 449
 450 #ifdef CONFIG_NXP_BOARD_REVISION
 451 int nxp_board_rev(void)
 452 {
 453         /*
 454          * Get Board ID information from OCOTP_GP1[15:8]
 455          * RevA: 0x1
 456          * RevB: 0x2
 457          * RevC: 0x3
 458          */
 459         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 460         struct fuse_bank *bank = &ocotp->bank[4];
 461         struct fuse_bank4_regs *fuse =
 462                         (struct fuse_bank4_regs *)bank->fuse_regs;
 463
 464         return (readl(&fuse->gp1) >> 8 & 0x0F);
 465 }
 466
 467 char nxp_board_rev_string(void)
 468 {
 469         const char *rev = "A";
 470
 471         return (*rev + nxp_board_rev() - 1);
 472 }
 473 #endif