arch/arm/mach-imx/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007
   4  * Sascha Hauer, Pengutronix
   5  *
   6  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   7  */
   8
   9 #include <bootm.h>
  10 #include <common.h>
  11 #include <init.h>
  12 #include <log.h>
  13 #include <net.h>
  14 #include <netdev.h>
  15 #include <linux/errno.h>
  16 #include <asm/io.h>
  17 #include <asm/arch/imx-regs.h>
  18 #include <asm/arch/clock.h>
  19 #include <asm/arch/sys_proto.h>
  20 #include <asm/arch/crm_regs.h>
  21 #include <asm/mach-imx/boot_mode.h>
  22 #include <imx_thermal.h>
  23 #include <ipu_pixfmt.h>
  24 #include <thermal.h>
  25 #include <sata.h>
  26
  27 #ifdef CONFIG_FSL_ESDHC_IMX
  28 #include <fsl_esdhc_imx.h>
  29 #endif
  30
  31 static u32 reset_cause = -1;
  32
  33 u32 get_imx_reset_cause(void)
  34 {
  35         struct src *src_regs = (struct src *)SRC_BASE_ADDR;
  36
  37         if (reset_cause == -1) {
  38                 reset_cause = readl(&src_regs->srsr);
  39 /* preserve the value for U-Boot proper */
  40 #if !defined(CONFIG_SPL_BUILD)
  41                 writel(reset_cause, &src_regs->srsr);
  42 #endif
  43         }
  44
  45         return reset_cause;
  46 }
  47
  48 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  49 static char *get_reset_cause(void)
  50 {
  51         switch (get_imx_reset_cause()) {
  52         case 0x00001:
  53         case 0x00011:
  54                 return "POR";
  55         case 0x00004:
  56                 return "CSU";
  57         case 0x00008:
  58                 return "IPP USER";
  59         case 0x00010:
  60 #ifdef  CONFIG_MX7
  61                 return "WDOG1";
  62 #else
  63                 return "WDOG";
  64 #endif
  65         case 0x00020:
  66                 return "JTAG HIGH-Z";
  67         case 0x00040:
  68                 return "JTAG SW";
  69         case 0x00080:
  70                 return "WDOG3";
  71 #ifdef CONFIG_MX7
  72         case 0x00100:
  73                 return "WDOG4";
  74         case 0x00200:
  75                 return "TEMPSENSE";
  76 #elif defined(CONFIG_IMX8M)
  77         case 0x00100:
  78                 return "WDOG2";
  79         case 0x00200:
  80                 return "TEMPSENSE";
  81 #else
  82         case 0x00100:
  83                 return "TEMPSENSE";
  84         case 0x10000:
  85                 return "WARM BOOT";
  86 #endif
  87         default:
  88                 return "unknown reset";
  89         }
  90 }
  91 #endif
  92
  93 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  94
  95 const char *get_imx_type(u32 imxtype)
  96 {
  97         switch (imxtype) {
  98         case MXC_CPU_IMX8MP:
  99                 return "8MP";   /* Quad-core version of the imx8mp */
 100         case MXC_CPU_IMX8MN:
 101                 return "8MNano Quad"; /* Quad-core version */
 102         case MXC_CPU_IMX8MND:
 103                 return "8MNano Dual"; /* Dual-core version */
 104         case MXC_CPU_IMX8MNS:
 105                 return "8MNano Solo"; /* Single-core version */
 106         case MXC_CPU_IMX8MNL:
 107                 return "8MNano QuadLite"; /* Quad-core Lite version */
 108         case MXC_CPU_IMX8MNDL:
 109                 return "8MNano DualLite"; /* Dual-core Lite version */
 110         case MXC_CPU_IMX8MNSL:
 111                 return "8MNano SoloLite"; /* Single-core Lite version */
 112         case MXC_CPU_IMX8MM:
 113                 return "8MMQ";  /* Quad-core version of the imx8mm */
 114         case MXC_CPU_IMX8MML:
 115                 return "8MMQL"; /* Quad-core Lite version of the imx8mm */
 116         case MXC_CPU_IMX8MMD:
 117                 return "8MMD";  /* Dual-core version of the imx8mm */
 118         case MXC_CPU_IMX8MMDL:
 119                 return "8MMDL"; /* Dual-core Lite version of the imx8mm */
 120         case MXC_CPU_IMX8MMS:
 121                 return "8MMS";  /* Single-core version of the imx8mm */
 122         case MXC_CPU_IMX8MMSL:
 123                 return "8MMSL"; /* Single-core Lite version of the imx8mm */
 124         case MXC_CPU_IMX8MQ:
 125                 return "8MQ";   /* Quad-core version of the imx8mq */
 126         case MXC_CPU_IMX8MQL:
 127                 return "8MQLite";       /* Quad-core Lite version of the imx8mq */
 128         case MXC_CPU_IMX8MD:
 129                 return "8MD";   /* Dual-core version of the imx8mq */
 130         case MXC_CPU_MX7S:
 131                 return "7S";    /* Single-core version of the mx7 */
 132         case MXC_CPU_MX7D:
 133                 return "7D";    /* Dual-core version of the mx7 */
 134         case MXC_CPU_MX6QP:
 135                 return "6QP";   /* Quad-Plus version of the mx6 */
 136         case MXC_CPU_MX6DP:
 137                 return "6DP";   /* Dual-Plus version of the mx6 */
 138         case MXC_CPU_MX6Q:
 139                 return "6Q";    /* Quad-core version of the mx6 */
 140         case MXC_CPU_MX6D:
 141                 return "6D";    /* Dual-core version of the mx6 */
 142         case MXC_CPU_MX6DL:
 143                 return "6DL";   /* Dual Lite version of the mx6 */
 144         case MXC_CPU_MX6SOLO:
 145                 return "6SOLO"; /* Solo version of the mx6 */
 146         case MXC_CPU_MX6SL:
 147                 return "6SL";   /* Solo-Lite version of the mx6 */
 148         case MXC_CPU_MX6SLL:
 149                 return "6SLL";  /* SLL version of the mx6 */
 150         case MXC_CPU_MX6SX:
 151                 return "6SX";   /* SoloX version of the mx6 */
 152         case MXC_CPU_MX6UL:
 153                 return "6UL";   /* Ultra-Lite version of the mx6 */
 154         case MXC_CPU_MX6ULL:
 155                 return "6ULL";  /* ULL version of the mx6 */
 156         case MXC_CPU_MX6ULZ:
 157                 return "6ULZ";  /* ULZ version of the mx6 */
 158         case MXC_CPU_MX51:
 159                 return "51";
 160         case MXC_CPU_MX53:
 161                 return "53";
 162         default:
 163                 return "??";
 164         }
 165 }
 166
 167 int print_cpuinfo(void)
 168 {
 169         u32 cpurev;
 170         __maybe_unused u32 max_freq;
 171
 172         cpurev = get_cpu_rev();
 173
 174 #if defined(CONFIG_IMX_THERMAL) || defined(CONFIG_IMX_TMU)
 175         struct udevice *thermal_dev;
 176         int cpu_tmp, minc, maxc, ret;
 177
 178         printf("CPU:   Freescale i.MX%s rev%d.%d",
 179                get_imx_type((cpurev & 0x1FF000) >> 12),
 180                (cpurev & 0x000F0) >> 4,
 181                (cpurev & 0x0000F) >> 0);
 182         max_freq = get_cpu_speed_grade_hz();
 183         if (!max_freq || max_freq == mxc_get_clock(MXC_ARM_CLK)) {
 184                 printf(" at %dMHz\n", mxc_get_clock(MXC_ARM_CLK) / 1000000);
 185         } else {
 186                 printf(" %d MHz (running at %d MHz)\n", max_freq / 1000000,
 187                        mxc_get_clock(MXC_ARM_CLK) / 1000000);
 188         }
 189 #else
 190         printf("CPU:   Freescale i.MX%s rev%d.%d at %d MHz\n",
 191                 get_imx_type((cpurev & 0x1FF000) >> 12),
 192                 (cpurev & 0x000F0) >> 4,
 193                 (cpurev & 0x0000F) >> 0,
 194                 mxc_get_clock(MXC_ARM_CLK) / 1000000);
 195 #endif
 196
 197 #if defined(CONFIG_IMX_THERMAL) || defined(CONFIG_IMX_TMU)
 198         puts("CPU:   ");
 199         switch (get_cpu_temp_grade(&minc, &maxc)) {
 200         case TEMP_AUTOMOTIVE:
 201                 puts("Automotive temperature grade ");
 202                 break;
 203         case TEMP_INDUSTRIAL:
 204                 puts("Industrial temperature grade ");
 205                 break;
 206         case TEMP_EXTCOMMERCIAL:
 207                 puts("Extended Commercial temperature grade ");
 208                 break;
 209         default:
 210                 puts("Commercial temperature grade ");
 211                 break;
 212         }
 213         printf("(%dC to %dC)", minc, maxc);
 214         ret = uclass_get_device(UCLASS_THERMAL, 0, &thermal_dev);
 215         if (!ret) {
 216                 ret = thermal_get_temp(thermal_dev, &cpu_tmp);
 217
 218                 if (!ret)
 219                         printf(" at %dC\n", cpu_tmp);
 220                 else
 221                         debug(" - invalid sensor data\n");
 222         } else {
 223                 debug(" - invalid sensor device\n");
 224         }
 225 #endif
 226
 227         printf("Reset cause: %s\n", get_reset_cause());
 228         return 0;
 229 }
 230 #endif
 231
 232 int cpu_eth_init(bd_t *bis)
 233 {
 234         int rc = -ENODEV;
 235
 236 #if defined(CONFIG_FEC_MXC)
 237         rc = fecmxc_initialize(bis);
 238 #endif
 239
 240         return rc;
 241 }
 242
 243 #ifdef CONFIG_FSL_ESDHC_IMX
 244 /*
 245  * Initializes on-chip MMC controllers.
 246  * to override, implement board_mmc_init()
 247  */
 248 int cpu_mmc_init(bd_t *bis)
 249 {
 250         return fsl_esdhc_mmc_init(bis);
 251 }
 252 #endif
 253
 254 #if !(defined(CONFIG_MX7) || defined(CONFIG_IMX8M))
 255 u32 get_ahb_clk(void)
 256 {
 257         struct mxc_ccm_reg *imx_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
 258         u32 reg, ahb_podf;
 259
 260         reg = __raw_readl(&imx_ccm->cbcdr);
 261         reg &= MXC_CCM_CBCDR_AHB_PODF_MASK;
 262         ahb_podf = reg >> MXC_CCM_CBCDR_AHB_PODF_OFFSET;
 263
 264         return get_periph_clk() / (ahb_podf + 1);
 265 }
 266 #endif
 267
 268 void arch_preboot_os(void)
 269 {
 270 #if defined(CONFIG_PCIE_IMX) && !CONFIG_IS_ENABLED(DM_PCI)
 271         imx_pcie_remove();
 272 #endif
 273 #if defined(CONFIG_SATA)
 274         if (!is_mx6sdl()) {
 275                 sata_remove(0);
 276 #if defined(CONFIG_MX6)
 277                 disable_sata_clock();
 278 #endif
 279         }
 280 #endif
 281 #if defined(CONFIG_VIDEO_IPUV3)
 282         /* disable video before launching O/S */
 283         ipuv3_fb_shutdown();
 284 #endif
 285 #if defined(CONFIG_VIDEO_MXS) && !defined(CONFIG_DM_VIDEO)
 286         lcdif_power_down();
 287 #endif
 288 }
 289
 290 #ifndef CONFIG_IMX8M
 291 void set_chipselect_size(int const cs_size)
 292 {
 293         unsigned int reg;
 294         struct iomuxc *iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
 295         reg = readl(&iomuxc_regs->gpr[1]);
 296
 297         switch (cs_size) {
 298         case CS0_128:
 299                 reg &= ~0x7;    /* CS0=128MB, CS1=0, CS2=0, CS3=0 */
 300                 reg |= 0x5;
 301                 break;
 302         case CS0_64M_CS1_64M:
 303                 reg &= ~0x3F;   /* CS0=64MB, CS1=64MB, CS2=0, CS3=0 */
 304                 reg |= 0x1B;
 305                 break;
 306         case CS0_64M_CS1_32M_CS2_32M:
 307                 reg &= ~0x1FF;  /* CS0=64MB, CS1=32MB, CS2=32MB, CS3=0 */
 308                 reg |= 0x4B;
 309                 break;
 310         case CS0_32M_CS1_32M_CS2_32M_CS3_32M:
 311                 reg &= ~0xFFF;  /* CS0=32MB, CS1=32MB, CS2=32MB, CS3=32MB */
 312                 reg |= 0x249;
 313                 break;
 314         default:
 315                 printf("Unknown chip select size: %d\n", cs_size);
 316                 break;
 317         }
 318
 319         writel(reg, &iomuxc_regs->gpr[1]);
 320 }
 321 #endif
 322
 323 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8M)
 324 /*
 325  * OCOTP_TESTER3[9:8] (see Fusemap Description Table offset 0x440)
 326  * defines a 2-bit SPEED_GRADING
 327  */
 328 #define OCOTP_TESTER3_SPEED_SHIFT       8
 329 enum cpu_speed {
 330         OCOTP_TESTER3_SPEED_GRADE0,
 331         OCOTP_TESTER3_SPEED_GRADE1,
 332         OCOTP_TESTER3_SPEED_GRADE2,
 333         OCOTP_TESTER3_SPEED_GRADE3,
 334         OCOTP_TESTER3_SPEED_GRADE4,
 335 };
 336
 337 u32 get_cpu_speed_grade_hz(void)
 338 {
 339         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 340         struct fuse_bank *bank = &ocotp->bank[1];
 341         struct fuse_bank1_regs *fuse =
 342                 (struct fuse_bank1_regs *)bank->fuse_regs;
 343         uint32_t val;
 344
 345         val = readl(&fuse->tester3);
 346         val >>= OCOTP_TESTER3_SPEED_SHIFT;
 347
 348         if (is_imx8mn() || is_imx8mp()) {
 349                 val &= 0xf;
 350                 return 2300000000 - val * 100000000;
 351         }
 352
 353         if (is_imx8mm())
 354                 val &= 0x7;
 355         else
 356                 val &= 0x3;
 357
 358         switch(val) {
 359         case OCOTP_TESTER3_SPEED_GRADE0:
 360                 return 800000000;
 361         case OCOTP_TESTER3_SPEED_GRADE1:
 362                 return (is_mx7() ? 500000000 : (is_imx8mq() ? 1000000000 : 1200000000));
 363         case OCOTP_TESTER3_SPEED_GRADE2:
 364                 return (is_mx7() ? 1000000000 : (is_imx8mq() ? 1300000000 : 1600000000));
 365         case OCOTP_TESTER3_SPEED_GRADE3:
 366                 return (is_mx7() ? 1200000000 : (is_imx8mq() ? 1500000000 : 1800000000));
 367         case OCOTP_TESTER3_SPEED_GRADE4:
 368                 return 2000000000;
 369         }
 370
 371         return 0;
 372 }
 373
 374 /*
 375  * OCOTP_TESTER3[7:6] (see Fusemap Description Table offset 0x440)
 376  * defines a 2-bit SPEED_GRADING
 377  */
 378 #define OCOTP_TESTER3_TEMP_SHIFT        6
 379
 380 u32 get_cpu_temp_grade(int *minc, int *maxc)
 381 {
 382         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 383         struct fuse_bank *bank = &ocotp->bank[1];
 384         struct fuse_bank1_regs *fuse =
 385                 (struct fuse_bank1_regs *)bank->fuse_regs;
 386         uint32_t val;
 387
 388         val = readl(&fuse->tester3);
 389         val >>= OCOTP_TESTER3_TEMP_SHIFT;
 390         val &= 0x3;
 391
 392         if (minc && maxc) {
 393                 if (val == TEMP_AUTOMOTIVE) {
 394                         *minc = -40;
 395                         *maxc = 125;
 396                 } else if (val == TEMP_INDUSTRIAL) {
 397                         *minc = -40;
 398                         *maxc = 105;
 399                 } else if (val == TEMP_EXTCOMMERCIAL) {
 400                         *minc = -20;
 401                         *maxc = 105;
 402                 } else {
 403                         *minc = 0;
 404                         *maxc = 95;
 405                 }
 406         }
 407         return val;
 408 }
 409 #endif
 410
 411 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8MQ) || defined(CONFIG_IMX8MM)
 412 enum boot_device get_boot_device(void)
 413 {
 414         struct bootrom_sw_info **p =
 415                 (struct bootrom_sw_info **)(ulong)ROM_SW_INFO_ADDR;
 416
 417         enum boot_device boot_dev = SD1_BOOT;
 418         u8 boot_type = (*p)->boot_dev_type;
 419         u8 boot_instance = (*p)->boot_dev_instance;
 420
 421         switch (boot_type) {
 422         case BOOT_TYPE_SD:
 423                 boot_dev = boot_instance + SD1_BOOT;
 424                 break;
 425         case BOOT_TYPE_MMC:
 426                 boot_dev = boot_instance + MMC1_BOOT;
 427                 break;
 428         case BOOT_TYPE_NAND:
 429                 boot_dev = NAND_BOOT;
 430                 break;
 431         case BOOT_TYPE_QSPI:
 432                 boot_dev = QSPI_BOOT;
 433                 break;
 434         case BOOT_TYPE_WEIM:
 435                 boot_dev = WEIM_NOR_BOOT;
 436                 break;
 437         case BOOT_TYPE_SPINOR:
 438                 boot_dev = SPI_NOR_BOOT;
 439                 break;
 440 #ifdef CONFIG_IMX8M
 441         case BOOT_TYPE_USB:
 442                 boot_dev = USB_BOOT;
 443                 break;
 444 #endif
 445         default:
 446                 break;
 447         }
 448
 449         return boot_dev;
 450 }
 451 #endif
 452
 453 #ifdef CONFIG_NXP_BOARD_REVISION
 454 int nxp_board_rev(void)
 455 {
 456         /*
 457          * Get Board ID information from OCOTP_GP1[15:8]
 458          * RevA: 0x1
 459          * RevB: 0x2
 460          * RevC: 0x3
 461          */
 462         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 463         struct fuse_bank *bank = &ocotp->bank[4];
 464         struct fuse_bank4_regs *fuse =
 465                         (struct fuse_bank4_regs *)bank->fuse_regs;
 466
 467         return (readl(&fuse->gp1) >> 8 & 0x0F);
 468 }
 469
 470 char nxp_board_rev_string(void)
 471 {
 472         const char *rev = "A";
 473
 474         return (*rev + nxp_board_rev() - 1);
 475 }
 476 #endif