arch/arm/mach-imx/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007
   4  * Sascha Hauer, Pengutronix
   5  *
   6  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   7  */
   8
   9 #include <bootm.h>
  10 #include <common.h>
  11 #include <netdev.h>
  12 #include <linux/errno.h>
  13 #include <asm/io.h>
  14 #include <asm/arch/imx-regs.h>
  15 #include <asm/arch/clock.h>
  16 #include <asm/arch/sys_proto.h>
  17 #include <asm/arch/crm_regs.h>
  18 #include <asm/mach-imx/boot_mode.h>
  19 #include <imx_thermal.h>
  20 #include <ipu_pixfmt.h>
  21 #include <thermal.h>
  22 #include <sata.h>
  23
  24 #ifdef CONFIG_FSL_ESDHC_IMX
  25 #include <fsl_esdhc_imx.h>
  26 #endif
  27
  28 static u32 reset_cause = -1;
  29
  30 u32 get_imx_reset_cause(void)
  31 {
  32         struct src *src_regs = (struct src *)SRC_BASE_ADDR;
  33
  34         if (reset_cause == -1) {
  35                 reset_cause = readl(&src_regs->srsr);
  36 /* preserve the value for U-Boot proper */
  37 #if !defined(CONFIG_SPL_BUILD)
  38                 writel(reset_cause, &src_regs->srsr);
  39 #endif
  40         }
  41
  42         return reset_cause;
  43 }
  44
  45 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  46 static char *get_reset_cause(void)
  47 {
  48         switch (get_imx_reset_cause()) {
  49         case 0x00001:
  50         case 0x00011:
  51                 return "POR";
  52         case 0x00004:
  53                 return "CSU";
  54         case 0x00008:
  55                 return "IPP USER";
  56         case 0x00010:
  57 #ifdef  CONFIG_MX7
  58                 return "WDOG1";
  59 #else
  60                 return "WDOG";
  61 #endif
  62         case 0x00020:
  63                 return "JTAG HIGH-Z";
  64         case 0x00040:
  65                 return "JTAG SW";
  66         case 0x00080:
  67                 return "WDOG3";
  68 #ifdef CONFIG_MX7
  69         case 0x00100:
  70                 return "WDOG4";
  71         case 0x00200:
  72                 return "TEMPSENSE";
  73 #elif defined(CONFIG_IMX8M)
  74         case 0x00100:
  75                 return "WDOG2";
  76         case 0x00200:
  77                 return "TEMPSENSE";
  78 #else
  79         case 0x00100:
  80                 return "TEMPSENSE";
  81         case 0x10000:
  82                 return "WARM BOOT";
  83 #endif
  84         default:
  85                 return "unknown reset";
  86         }
  87 }
  88 #endif
  89
  90 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  91
  92 const char *get_imx_type(u32 imxtype)
  93 {
  94         switch (imxtype) {
  95         case MXC_CPU_IMX8MM:
  96                 return "8MMQ";  /* Quad-core version of the imx8mm */
  97         case MXC_CPU_IMX8MML:
  98                 return "8MMQL"; /* Quad-core Lite version of the imx8mm */
  99         case MXC_CPU_IMX8MMD:
 100                 return "8MMD";  /* Dual-core version of the imx8mm */
 101         case MXC_CPU_IMX8MMDL:
 102                 return "8MMDL"; /* Dual-core Lite version of the imx8mm */
 103         case MXC_CPU_IMX8MMS:
 104                 return "8MMS";  /* Single-core version of the imx8mm */
 105         case MXC_CPU_IMX8MMSL:
 106                 return "8MMSL"; /* Single-core Lite version of the imx8mm */
 107         case MXC_CPU_IMX8MQ:
 108                 return "8MQ";   /* Quad-core version of the imx8m */
 109         case MXC_CPU_MX7S:
 110                 return "7S";    /* Single-core version of the mx7 */
 111         case MXC_CPU_MX7D:
 112                 return "7D";    /* Dual-core version of the mx7 */
 113         case MXC_CPU_MX6QP:
 114                 return "6QP";   /* Quad-Plus version of the mx6 */
 115         case MXC_CPU_MX6DP:
 116                 return "6DP";   /* Dual-Plus version of the mx6 */
 117         case MXC_CPU_MX6Q:
 118                 return "6Q";    /* Quad-core version of the mx6 */
 119         case MXC_CPU_MX6D:
 120                 return "6D";    /* Dual-core version of the mx6 */
 121         case MXC_CPU_MX6DL:
 122                 return "6DL";   /* Dual Lite version of the mx6 */
 123         case MXC_CPU_MX6SOLO:
 124                 return "6SOLO"; /* Solo version of the mx6 */
 125         case MXC_CPU_MX6SL:
 126                 return "6SL";   /* Solo-Lite version of the mx6 */
 127         case MXC_CPU_MX6SLL:
 128                 return "6SLL";  /* SLL version of the mx6 */
 129         case MXC_CPU_MX6SX:
 130                 return "6SX";   /* SoloX version of the mx6 */
 131         case MXC_CPU_MX6UL:
 132                 return "6UL";   /* Ultra-Lite version of the mx6 */
 133         case MXC_CPU_MX6ULL:
 134                 return "6ULL";  /* ULL version of the mx6 */
 135         case MXC_CPU_MX6ULZ:
 136                 return "6ULZ";  /* ULZ version of the mx6 */
 137         case MXC_CPU_MX51:
 138                 return "51";
 139         case MXC_CPU_MX53:
 140                 return "53";
 141         default:
 142                 return "??";
 143         }
 144 }
 145
 146 int print_cpuinfo(void)
 147 {
 148         u32 cpurev;
 149         __maybe_unused u32 max_freq;
 150
 151         cpurev = get_cpu_rev();
 152
 153 #if defined(CONFIG_IMX_THERMAL)
 154         struct udevice *thermal_dev;
 155         int cpu_tmp, minc, maxc, ret;
 156
 157         printf("CPU:   Freescale i.MX%s rev%d.%d",
 158                get_imx_type((cpurev & 0xFF000) >> 12),
 159                (cpurev & 0x000F0) >> 4,
 160                (cpurev & 0x0000F) >> 0);
 161         max_freq = get_cpu_speed_grade_hz();
 162         if (!max_freq || max_freq == mxc_get_clock(MXC_ARM_CLK)) {
 163                 printf(" at %dMHz\n", mxc_get_clock(MXC_ARM_CLK) / 1000000);
 164         } else {
 165                 printf(" %d MHz (running at %d MHz)\n", max_freq / 1000000,
 166                        mxc_get_clock(MXC_ARM_CLK) / 1000000);
 167         }
 168 #else
 169         printf("CPU:   Freescale i.MX%s rev%d.%d at %d MHz\n",
 170                 get_imx_type((cpurev & 0xFF000) >> 12),
 171                 (cpurev & 0x000F0) >> 4,
 172                 (cpurev & 0x0000F) >> 0,
 173                 mxc_get_clock(MXC_ARM_CLK) / 1000000);
 174 #endif
 175
 176 #if defined(CONFIG_IMX_THERMAL)
 177         puts("CPU:   ");
 178         switch (get_cpu_temp_grade(&minc, &maxc)) {
 179         case TEMP_AUTOMOTIVE:
 180                 puts("Automotive temperature grade ");
 181                 break;
 182         case TEMP_INDUSTRIAL:
 183                 puts("Industrial temperature grade ");
 184                 break;
 185         case TEMP_EXTCOMMERCIAL:
 186                 puts("Extended Commercial temperature grade ");
 187                 break;
 188         default:
 189                 puts("Commercial temperature grade ");
 190                 break;
 191         }
 192         printf("(%dC to %dC)", minc, maxc);
 193         ret = uclass_get_device(UCLASS_THERMAL, 0, &thermal_dev);
 194         if (!ret) {
 195                 ret = thermal_get_temp(thermal_dev, &cpu_tmp);
 196
 197                 if (!ret)
 198                         printf(" at %dC\n", cpu_tmp);
 199                 else
 200                         debug(" - invalid sensor data\n");
 201         } else {
 202                 debug(" - invalid sensor device\n");
 203         }
 204 #endif
 205
 206         printf("Reset cause: %s\n", get_reset_cause());
 207         return 0;
 208 }
 209 #endif
 210
 211 int cpu_eth_init(bd_t *bis)
 212 {
 213         int rc = -ENODEV;
 214
 215 #if defined(CONFIG_FEC_MXC)
 216         rc = fecmxc_initialize(bis);
 217 #endif
 218
 219         return rc;
 220 }
 221
 222 #ifdef CONFIG_FSL_ESDHC_IMX
 223 /*
 224  * Initializes on-chip MMC controllers.
 225  * to override, implement board_mmc_init()
 226  */
 227 int cpu_mmc_init(bd_t *bis)
 228 {
 229         return fsl_esdhc_mmc_init(bis);
 230 }
 231 #endif
 232
 233 #if !(defined(CONFIG_MX7) || defined(CONFIG_IMX8M))
 234 u32 get_ahb_clk(void)
 235 {
 236         struct mxc_ccm_reg *imx_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
 237         u32 reg, ahb_podf;
 238
 239         reg = __raw_readl(&imx_ccm->cbcdr);
 240         reg &= MXC_CCM_CBCDR_AHB_PODF_MASK;
 241         ahb_podf = reg >> MXC_CCM_CBCDR_AHB_PODF_OFFSET;
 242
 243         return get_periph_clk() / (ahb_podf + 1);
 244 }
 245 #endif
 246
 247 void arch_preboot_os(void)
 248 {
 249 #if defined(CONFIG_PCIE_IMX) && !CONFIG_IS_ENABLED(DM_PCI)
 250         imx_pcie_remove();
 251 #endif
 252 #if defined(CONFIG_SATA)
 253         if (!is_mx6sdl()) {
 254                 sata_remove(0);
 255 #if defined(CONFIG_MX6)
 256                 disable_sata_clock();
 257 #endif
 258         }
 259 #endif
 260 #if defined(CONFIG_VIDEO_IPUV3)
 261         /* disable video before launching O/S */
 262         ipuv3_fb_shutdown();
 263 #endif
 264 #if defined(CONFIG_VIDEO_MXS) && !defined(CONFIG_DM_VIDEO)
 265         lcdif_power_down();
 266 #endif
 267 }
 268
 269 #ifndef CONFIG_IMX8M
 270 void set_chipselect_size(int const cs_size)
 271 {
 272         unsigned int reg;
 273         struct iomuxc *iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
 274         reg = readl(&iomuxc_regs->gpr[1]);
 275
 276         switch (cs_size) {
 277         case CS0_128:
 278                 reg &= ~0x7;    /* CS0=128MB, CS1=0, CS2=0, CS3=0 */
 279                 reg |= 0x5;
 280                 break;
 281         case CS0_64M_CS1_64M:
 282                 reg &= ~0x3F;   /* CS0=64MB, CS1=64MB, CS2=0, CS3=0 */
 283                 reg |= 0x1B;
 284                 break;
 285         case CS0_64M_CS1_32M_CS2_32M:
 286                 reg &= ~0x1FF;  /* CS0=64MB, CS1=32MB, CS2=32MB, CS3=0 */
 287                 reg |= 0x4B;
 288                 break;
 289         case CS0_32M_CS1_32M_CS2_32M_CS3_32M:
 290                 reg &= ~0xFFF;  /* CS0=32MB, CS1=32MB, CS2=32MB, CS3=32MB */
 291                 reg |= 0x249;
 292                 break;
 293         default:
 294                 printf("Unknown chip select size: %d\n", cs_size);
 295                 break;
 296         }
 297
 298         writel(reg, &iomuxc_regs->gpr[1]);
 299 }
 300 #endif
 301
 302 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8M)
 303 /*
 304  * OCOTP_TESTER3[9:8] (see Fusemap Description Table offset 0x440)
 305  * defines a 2-bit SPEED_GRADING
 306  */
 307 #define OCOTP_TESTER3_SPEED_SHIFT       8
 308 enum cpu_speed {
 309         OCOTP_TESTER3_SPEED_GRADE0,
 310         OCOTP_TESTER3_SPEED_GRADE1,
 311         OCOTP_TESTER3_SPEED_GRADE2,
 312         OCOTP_TESTER3_SPEED_GRADE3,
 313 };
 314
 315 u32 get_cpu_speed_grade_hz(void)
 316 {
 317         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 318         struct fuse_bank *bank = &ocotp->bank[1];
 319         struct fuse_bank1_regs *fuse =
 320                 (struct fuse_bank1_regs *)bank->fuse_regs;
 321         uint32_t val;
 322
 323         val = readl(&fuse->tester3);
 324         val >>= OCOTP_TESTER3_SPEED_SHIFT;
 325         val &= 0x3;
 326
 327         switch(val) {
 328         case OCOTP_TESTER3_SPEED_GRADE0:
 329                 return 800000000;
 330         case OCOTP_TESTER3_SPEED_GRADE1:
 331                 return is_mx7() ? 500000000 : 1000000000;
 332         case OCOTP_TESTER3_SPEED_GRADE2:
 333                 return is_mx7() ? 1000000000 : 1300000000;
 334         case OCOTP_TESTER3_SPEED_GRADE3:
 335                 return is_mx7() ? 1200000000 : 1500000000;
 336         }
 337
 338         return 0;
 339 }
 340
 341 /*
 342  * OCOTP_TESTER3[7:6] (see Fusemap Description Table offset 0x440)
 343  * defines a 2-bit SPEED_GRADING
 344  */
 345 #define OCOTP_TESTER3_TEMP_SHIFT        6
 346
 347 u32 get_cpu_temp_grade(int *minc, int *maxc)
 348 {
 349         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 350         struct fuse_bank *bank = &ocotp->bank[1];
 351         struct fuse_bank1_regs *fuse =
 352                 (struct fuse_bank1_regs *)bank->fuse_regs;
 353         uint32_t val;
 354
 355         val = readl(&fuse->tester3);
 356         val >>= OCOTP_TESTER3_TEMP_SHIFT;
 357         val &= 0x3;
 358
 359         if (minc && maxc) {
 360                 if (val == TEMP_AUTOMOTIVE) {
 361                         *minc = -40;
 362                         *maxc = 125;
 363                 } else if (val == TEMP_INDUSTRIAL) {
 364                         *minc = -40;
 365                         *maxc = 105;
 366                 } else if (val == TEMP_EXTCOMMERCIAL) {
 367                         *minc = -20;
 368                         *maxc = 105;
 369                 } else {
 370                         *minc = 0;
 371                         *maxc = 95;
 372                 }
 373         }
 374         return val;
 375 }
 376 #endif
 377
 378 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8M)
 379 enum boot_device get_boot_device(void)
 380 {
 381         struct bootrom_sw_info **p =
 382                 (struct bootrom_sw_info **)(ulong)ROM_SW_INFO_ADDR;
 383
 384         enum boot_device boot_dev = SD1_BOOT;
 385         u8 boot_type = (*p)->boot_dev_type;
 386         u8 boot_instance = (*p)->boot_dev_instance;
 387
 388         switch (boot_type) {
 389         case BOOT_TYPE_SD:
 390                 boot_dev = boot_instance + SD1_BOOT;
 391                 break;
 392         case BOOT_TYPE_MMC:
 393                 boot_dev = boot_instance + MMC1_BOOT;
 394                 break;
 395         case BOOT_TYPE_NAND:
 396                 boot_dev = NAND_BOOT;
 397                 break;
 398         case BOOT_TYPE_QSPI:
 399                 boot_dev = QSPI_BOOT;
 400                 break;
 401         case BOOT_TYPE_WEIM:
 402                 boot_dev = WEIM_NOR_BOOT;
 403                 break;
 404         case BOOT_TYPE_SPINOR:
 405                 boot_dev = SPI_NOR_BOOT;
 406                 break;
 407 #ifdef CONFIG_IMX8M
 408         case BOOT_TYPE_USB:
 409                 boot_dev = USB_BOOT;
 410                 break;
 411 #endif
 412         default:
 413                 break;
 414         }
 415
 416         return boot_dev;
 417 }
 418 #endif
 419
 420 #ifdef CONFIG_NXP_BOARD_REVISION
 421 int nxp_board_rev(void)
 422 {
 423         /*
 424          * Get Board ID information from OCOTP_GP1[15:8]
 425          * RevA: 0x1
 426          * RevB: 0x2
 427          * RevC: 0x3
 428          */
 429         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 430         struct fuse_bank *bank = &ocotp->bank[4];
 431         struct fuse_bank4_regs *fuse =
 432                         (struct fuse_bank4_regs *)bank->fuse_regs;
 433
 434         return (readl(&fuse->gp1) >> 8 & 0x0F);
 435 }
 436
 437 char nxp_board_rev_string(void)
 438 {
 439         const char *rev = "A";
 440
 441         return (*rev + nxp_board_rev() - 1);
 442 }
 443 #endif