arch/arm/mach-at91/include/mach/at91_emac.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2009 Jens Scharsig (js_at_ng@scharsoft.de)
   4  *
   5  * based on AT91RM9200 datasheet revision I (36. Ethernet MAC (EMAC))
   6  */
   7
   8 #ifndef AT91_H
   9 #define AT91_H
  10
  11 typedef struct at91_emac {
  12         u32      ctl;
  13         u32      cfg;
  14         u32      sr;
  15         u32      tar;
  16         u32      tcr;
  17         u32      tsr;
  18         u32      rbqp;
  19         u32      reserved0;
  20         u32      rsr;
  21         u32      isr;
  22         u32      ier;
  23         u32      idr;
  24         u32      imr;
  25         u32      man;
  26         u32      reserved1[2];
  27         u32      fra;
  28         u32      scol;
  29         u32      mocl;
  30         u32      ok;
  31         u32      seqe;
  32         u32      ale;
  33         u32      dte;
  34         u32      lcol;
  35         u32      ecol;
  36         u32      cse;
  37         u32      tue;
  38         u32      cde;
  39         u32      elr;
  40         u32      rjb;
  41         u32      usf;
  42         u32      sqee;
  43         u32      drfc;
  44         u32      reserved2[3];
  45         u32      hsh;
  46         u32      hsl;
  47         u32      sa1l;
  48         u32      sa1h;
  49         u32      sa2l;
  50         u32      sa2h;
  51         u32      sa3l;
  52         u32      sa3h;
  53         u32      sa4l;
  54         u32      sa4h;
  55 } at91_emac_t;
  56
  57 #define AT91_EMAC_CTL_LB        0x0001
  58 #define AT91_EMAC_CTL_LBL       0x0002
  59 #define AT91_EMAC_CTL_RE        0x0004
  60 #define AT91_EMAC_CTL_TE        0x0008
  61 #define AT91_EMAC_CTL_MPE       0x0010
  62 #define AT91_EMAC_CTL_CSR       0x0020
  63 #define AT91_EMAC_CTL_ISR       0x0040
  64 #define AT91_EMAC_CTL_WES       0x0080
  65 #define AT91_EMAC_CTL_BP        0x1000
  66
  67 #define AT91_EMAC_CFG_SPD       0x0001
  68 #define AT91_EMAC_CFG_FD        0x0002
  69 #define AT91_EMAC_CFG_BR        0x0004
  70 #define AT91_EMAC_CFG_CAF       0x0010
  71 #define AT91_EMAC_CFG_NBC       0x0020
  72 #define AT91_EMAC_CFG_MTI       0x0040
  73 #define AT91_EMAC_CFG_UNI       0x0080
  74 #define AT91_EMAC_CFG_BIG       0x0100
  75 #define AT91_EMAC_CFG_EAE       0x0200
  76 #define AT91_EMAC_CFG_CLK_MASK  0xFFFFF3FF
  77 #define AT91_EMAC_CFG_MCLK_8    0x0000
  78 #define AT91_EMAC_CFG_MCLK_16   0x0400
  79 #define AT91_EMAC_CFG_MCLK_32   0x0800
  80 #define AT91_EMAC_CFG_MCLK_64   0x0C00
  81 #define AT91_EMAC_CFG_RTY       0x1000
  82 #define AT91_EMAC_CFG_RMII      0x2000
  83
  84 #define AT91_EMAC_SR_LINK       0x0001
  85 #define AT91_EMAC_SR_MDIO       0x0002
  86 #define AT91_EMAC_SR_IDLE       0x0004
  87
  88 #define AT91_EMAC_TCR_LEN(x)    (x & 0x7FF)
  89 #define AT91_EMAC_TCR_NCRC      0x8000
  90
  91 #define AT91_EMAC_TSR_OVR       0x0001
  92 #define AT91_EMAC_TSR_COL       0x0002
  93 #define AT91_EMAC_TSR_RLE       0x0004
  94 #define AT91_EMAC_TSR_TXIDLE    0x0008
  95 #define AT91_EMAC_TSR_BNQ       0x0010
  96 #define AT91_EMAC_TSR_COMP      0x0020
  97 #define AT91_EMAC_TSR_UND       0x0040
  98
  99 #define AT91_EMAC_RSR_BNA       0x0001
 100 #define AT91_EMAC_RSR_REC       0x0002
 101 #define AT91_EMAC_RSR_OVR       0x0004
 102
 103 /*  ISR, IER, IDR, IMR use the same bits */
 104 #define AT91_EMAC_IxR_DONE      0x0001
 105 #define AT91_EMAC_IxR_RCOM      0x0002
 106 #define AT91_EMAC_IxR_RBNA      0x0004
 107 #define AT91_EMAC_IxR_TOVR      0x0008
 108 #define AT91_EMAC_IxR_TUND      0x0010
 109 #define AT91_EMAC_IxR_RTRY      0x0020
 110 #define AT91_EMAC_IxR_TBRE      0x0040
 111 #define AT91_EMAC_IxR_TCOM      0x0080
 112 #define AT91_EMAC_IxR_TIDLE     0x0100
 113 #define AT91_EMAC_IxR_LINK      0x0200
 114 #define AT91_EMAC_IxR_ROVR      0x0400
 115 #define AT91_EMAC_IxR_HRESP     0x0800
 116
 117 #define AT91_EMAC_MAN_DATA_MASK         0xFFFF
 118 #define AT91_EMAC_MAN_CODE_802_3        0x00020000
 119 #define AT91_EMAC_MAN_REGA(reg)         ((reg & 0x1F) << 18)
 120 #define AT91_EMAC_MAN_PHYA(phy)         ((phy & 0x1F) << 23)
 121 #define AT91_EMAC_MAN_RW_R              0x20000000
 122 #define AT91_EMAC_MAN_RW_W              0x10000000
 123 #define AT91_EMAC_MAN_HIGH              0x40000000
 124 #define AT91_EMAC_MAN_LOW               0x80000000
 125
 126 #endif