2 * Copyright (C) 2012-2013 Atmel Corporation
3 * Bo Shen <voice.shen@atmel.com>
5 * SPDX-License-Identifier: GPL-2.0+
9 #include <asm/arch/sama5d3.h>
10 #include <asm/arch/at91_common.h>
11 #include <asm/arch/at91_pmc.h>
12 #include <asm/arch/clk.h>
13 #include <asm/arch/gpio.h>
16 unsigned int has_emac()
18 return cpu_is_sama5d31() || cpu_is_sama5d35() || cpu_is_sama5d36();
21 unsigned int has_gmac()
23 return !cpu_is_sama5d31();
26 unsigned int has_lcdc()
28 return !cpu_is_sama5d35();
33 unsigned int extension_id = get_extension_chip_id();
36 switch (extension_id) {
37 case ARCH_EXID_SAMA5D31:
39 case ARCH_EXID_SAMA5D33:
41 case ARCH_EXID_SAMA5D34:
43 case ARCH_EXID_SAMA5D35:
45 case ARCH_EXID_SAMA5D36:
48 return "Unknown CPU type";
51 return "Unknown CPU type";
54 void at91_serial0_hw_init(void)
56 at91_set_a_periph(AT91_PIO_PORTD, 18, 1); /* TXD0 */
57 at91_set_a_periph(AT91_PIO_PORTD, 17, 0); /* RXD0 */
60 at91_periph_clk_enable(ATMEL_ID_USART0);
63 void at91_serial1_hw_init(void)
65 at91_set_a_periph(AT91_PIO_PORTB, 29, 1); /* TXD1 */
66 at91_set_a_periph(AT91_PIO_PORTB, 28, 0); /* RXD1 */
69 at91_periph_clk_enable(ATMEL_ID_USART1);
72 void at91_serial2_hw_init(void)
74 at91_set_b_periph(AT91_PIO_PORTE, 26, 1); /* TXD2 */
75 at91_set_b_periph(AT91_PIO_PORTE, 25, 0); /* RXD2 */
78 at91_periph_clk_enable(ATMEL_ID_USART2);
81 void at91_seriald_hw_init(void)
83 at91_set_a_periph(AT91_PIO_PORTB, 31, 1); /* DTXD */
84 at91_set_a_periph(AT91_PIO_PORTB, 30, 0); /* DRXD */
87 at91_periph_clk_enable(ATMEL_ID_DBGU);
90 #if defined(CONFIG_ATMEL_SPI)
91 void at91_spi0_hw_init(unsigned long cs_mask)
93 at91_set_a_periph(AT91_PIO_PORTD, 10, 0); /* SPI0_MISO */
94 at91_set_a_periph(AT91_PIO_PORTD, 11, 0); /* SPI0_MOSI */
95 at91_set_a_periph(AT91_PIO_PORTD, 12, 0); /* SPI0_SPCK */
97 if (cs_mask & (1 << 0))
98 at91_set_pio_output(AT91_PIO_PORTD, 13, 1);
99 if (cs_mask & (1 << 1))
100 at91_set_pio_output(AT91_PIO_PORTD, 14, 1);
101 if (cs_mask & (1 << 2))
102 at91_set_pio_output(AT91_PIO_PORTD, 15, 1);
103 if (cs_mask & (1 << 3))
104 at91_set_pio_output(AT91_PIO_PORTD, 16, 1);
107 at91_periph_clk_enable(ATMEL_ID_SPI0);
111 #ifdef CONFIG_GENERIC_ATMEL_MCI
112 void at91_mci_hw_init(void)
114 at91_set_a_periph(AT91_PIO_PORTD, 0, 0); /* MCI0 CMD */
115 at91_set_a_periph(AT91_PIO_PORTD, 1, 0); /* MCI0 DA0 */
116 at91_set_a_periph(AT91_PIO_PORTD, 2, 0); /* MCI0 DA1 */
117 at91_set_a_periph(AT91_PIO_PORTD, 3, 0); /* MCI0 DA2 */
118 at91_set_a_periph(AT91_PIO_PORTD, 4, 0); /* MCI0 DA3 */
119 #ifdef CONFIG_ATMEL_MCI_8BIT
120 at91_set_a_periph(AT91_PIO_PORTD, 5, 0); /* MCI0 DA4 */
121 at91_set_a_periph(AT91_PIO_PORTD, 6, 0); /* MCI0 DA5 */
122 at91_set_a_periph(AT91_PIO_PORTD, 7, 0); /* MCI0 DA6 */
123 at91_set_a_periph(AT91_PIO_PORTD, 8, 0); /* MCI0 DA7 */
125 at91_set_a_periph(AT91_PIO_PORTD, 9, 0); /* MCI0 CLK */
128 at91_periph_clk_enable(ATMEL_ID_MCI0);
133 void at91_macb_hw_init(void)
135 at91_set_a_periph(AT91_PIO_PORTC, 7, 0); /* ETXCK_EREFCK */
136 at91_set_a_periph(AT91_PIO_PORTC, 5, 0); /* ERXDV */
137 at91_set_a_periph(AT91_PIO_PORTC, 2, 0); /* ERX0 */
138 at91_set_a_periph(AT91_PIO_PORTC, 3, 0); /* ERX1 */
139 at91_set_a_periph(AT91_PIO_PORTC, 6, 0); /* ERXER */
140 at91_set_a_periph(AT91_PIO_PORTC, 4, 0); /* ETXEN */
141 at91_set_a_periph(AT91_PIO_PORTC, 0, 0); /* ETX0 */
142 at91_set_a_periph(AT91_PIO_PORTC, 1, 0); /* ETX1 */
143 at91_set_a_periph(AT91_PIO_PORTC, 9, 0); /* EMDIO */
144 at91_set_a_periph(AT91_PIO_PORTC, 8, 0); /* EMDC */
147 at91_periph_clk_enable(ATMEL_ID_EMAC);
150 void at91_gmac_hw_init(void)
152 at91_set_a_periph(AT91_PIO_PORTB, 0, 0); /* GTX0 */
153 at91_set_a_periph(AT91_PIO_PORTB, 1, 0); /* GTX1 */
154 at91_set_a_periph(AT91_PIO_PORTB, 2, 0); /* GTX2 */
155 at91_set_a_periph(AT91_PIO_PORTB, 3, 0); /* GTX3 */
156 at91_set_a_periph(AT91_PIO_PORTB, 4, 0); /* GRX0 */
157 at91_set_a_periph(AT91_PIO_PORTB, 5, 0); /* GRX1 */
158 at91_set_a_periph(AT91_PIO_PORTB, 6, 0); /* GRX2 */
159 at91_set_a_periph(AT91_PIO_PORTB, 7, 0); /* GRX3 */
160 at91_set_a_periph(AT91_PIO_PORTB, 8, 0); /* GTXCK */
161 at91_set_a_periph(AT91_PIO_PORTB, 9, 0); /* GTXEN */
163 at91_set_a_periph(AT91_PIO_PORTB, 11, 0); /* GRXCK */
164 at91_set_a_periph(AT91_PIO_PORTB, 13, 0); /* GRXER */
166 at91_set_a_periph(AT91_PIO_PORTB, 16, 0); /* GMDC */
167 at91_set_a_periph(AT91_PIO_PORTB, 17, 0); /* GMDIO */
168 at91_set_a_periph(AT91_PIO_PORTB, 18, 0); /* G125CK */
171 at91_periph_clk_enable(ATMEL_ID_GMAC);
176 void at91_lcd_hw_init(void)
178 at91_set_a_periph(AT91_PIO_PORTA, 24, 0); /* LCDPWM */
179 at91_set_a_periph(AT91_PIO_PORTA, 25, 0); /* LCDDISP */
180 at91_set_a_periph(AT91_PIO_PORTA, 26, 0); /* LCDVSYNC */
181 at91_set_a_periph(AT91_PIO_PORTA, 27, 0); /* LCDHSYNC */
182 at91_set_a_periph(AT91_PIO_PORTA, 28, 0); /* LCDDOTCK */
183 at91_set_a_periph(AT91_PIO_PORTA, 29, 0); /* LCDDEN */
185 /* The lower 16-bit of LCD only available on Port A */
186 at91_set_a_periph(AT91_PIO_PORTA, 0, 0); /* LCDD0 */
187 at91_set_a_periph(AT91_PIO_PORTA, 1, 0); /* LCDD1 */
188 at91_set_a_periph(AT91_PIO_PORTA, 2, 0); /* LCDD2 */
189 at91_set_a_periph(AT91_PIO_PORTA, 3, 0); /* LCDD3 */
190 at91_set_a_periph(AT91_PIO_PORTA, 4, 0); /* LCDD4 */
191 at91_set_a_periph(AT91_PIO_PORTA, 5, 0); /* LCDD5 */
192 at91_set_a_periph(AT91_PIO_PORTA, 6, 0); /* LCDD6 */
193 at91_set_a_periph(AT91_PIO_PORTA, 7, 0); /* LCDD7 */
194 at91_set_a_periph(AT91_PIO_PORTA, 8, 0); /* LCDD8 */
195 at91_set_a_periph(AT91_PIO_PORTA, 9, 0); /* LCDD9 */
196 at91_set_a_periph(AT91_PIO_PORTA, 10, 0); /* LCDD10 */
197 at91_set_a_periph(AT91_PIO_PORTA, 11, 0); /* LCDD11 */
198 at91_set_a_periph(AT91_PIO_PORTA, 12, 0); /* LCDD12 */
199 at91_set_a_periph(AT91_PIO_PORTA, 13, 0); /* LCDD13 */
200 at91_set_a_periph(AT91_PIO_PORTA, 14, 0); /* LCDD14 */
201 at91_set_a_periph(AT91_PIO_PORTA, 15, 0); /* LCDD15 */
204 at91_periph_clk_enable(ATMEL_ID_LCDC);
208 #ifdef CONFIG_USB_GADGET_ATMEL_USBA
209 void at91_udp_hw_init(void)
211 struct at91_pmc *pmc = (struct at91_pmc *)ATMEL_BASE_PMC;
213 /* Enable UPLL clock */
214 writel(AT91_PMC_UPLLEN | AT91_PMC_BIASEN, &pmc->uckr);
215 /* Enable UDPHS clock */
216 at91_periph_clk_enable(ATMEL_ID_UDPHS);