arch/arm/mach-at91/arm926ejs/at91sam9263_devices.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007-2008
   4  * Stelian Pop <stelian@popies.net>
   5  * Lead Tech Design <www.leadtechdesign.com>
   6  *
   7  * (C) Copyright 2009-2011
   8  * Daniel Gorsulowski <daniel.gorsulowski@esd.eu>
   9  * esd electronic system design gmbh <www.esd.eu>
  10  */
  11
  12 #include <common.h>
  13 #include <asm/io.h>
  14 #include <asm/arch/at91_common.h>
  15 #include <asm/arch/clk.h>
  16 #include <asm/arch/gpio.h>
  17
  18 /*
  19  * if CONFIG_AT91_GPIO_PULLUP ist set, keep pullups on on all
  20  * peripheral pins. Good to have if hardware is soldered optionally
  21  * or in case of SPI no slave is selected. Avoid lines to float
  22  * needlessly. Use a short local PUP define.
  23  *
  24  * Due to errata "TXD floats when CTS is inactive" pullups are always
  25  * on for TXD pins.
  26  */
  27 #ifdef CONFIG_AT91_GPIO_PULLUP
  28 # define PUP CONFIG_AT91_GPIO_PULLUP
  29 #else
  30 # define PUP 0
  31 #endif
  32
  33 void at91_serial0_hw_init(void)
  34 {
  35         at91_set_a_periph(AT91_PIO_PORTA, 26, 1);               /* TXD0 */
  36         at91_set_a_periph(AT91_PIO_PORTA, 27, PUP);             /* RXD0 */
  37         at91_periph_clk_enable(ATMEL_ID_USART0);
  38 }
  39
  40 void at91_serial1_hw_init(void)
  41 {
  42         at91_set_a_periph(AT91_PIO_PORTD, 0, 1);                /* TXD1 */
  43         at91_set_a_periph(AT91_PIO_PORTD, 1, PUP);              /* RXD1 */
  44         at91_periph_clk_enable(ATMEL_ID_USART1);
  45 }
  46
  47 void at91_serial2_hw_init(void)
  48 {
  49         at91_set_a_periph(AT91_PIO_PORTD, 2, 1);                /* TXD2 */
  50         at91_set_a_periph(AT91_PIO_PORTD, 3, PUP);              /* RXD2 */
  51         at91_periph_clk_enable(ATMEL_ID_USART2);
  52 }
  53
  54 void at91_seriald_hw_init(void)
  55 {
  56         at91_set_a_periph(AT91_PIO_PORTC, 30, PUP);             /* DRXD */
  57         at91_set_a_periph(AT91_PIO_PORTC, 31, 1);               /* DTXD */
  58         at91_periph_clk_enable(ATMEL_ID_SYS);
  59 }
  60
  61 #ifdef CONFIG_ATMEL_SPI
  62 void at91_spi0_hw_init(unsigned long cs_mask)
  63 {
  64         at91_set_b_periph(AT91_PIO_PORTA, 0, PUP);      /* SPI0_MISO */
  65         at91_set_b_periph(AT91_PIO_PORTA, 1, PUP);      /* SPI0_MOSI */
  66         at91_set_b_periph(AT91_PIO_PORTA, 2, PUP);      /* SPI0_SPCK */
  67
  68         at91_periph_clk_enable(ATMEL_ID_SPI0);
  69
  70         if (cs_mask & (1 << 0)) {
  71                 at91_set_b_periph(AT91_PIO_PORTA, 5, 1);
  72         }
  73         if (cs_mask & (1 << 1)) {
  74                 at91_set_b_periph(AT91_PIO_PORTA, 3, 1);
  75         }
  76         if (cs_mask & (1 << 2)) {
  77                 at91_set_b_periph(AT91_PIO_PORTA, 4, 1);
  78         }
  79         if (cs_mask & (1 << 3)) {
  80                 at91_set_b_periph(AT91_PIO_PORTB, 11, 1);
  81         }
  82         if (cs_mask & (1 << 4)) {
  83                 at91_set_pio_output(AT91_PIO_PORTA, 5, 1);
  84         }
  85         if (cs_mask & (1 << 5)) {
  86                 at91_set_pio_output(AT91_PIO_PORTA, 3, 1);
  87         }
  88         if (cs_mask & (1 << 6)) {
  89                 at91_set_pio_output(AT91_PIO_PORTA, 4, 1);
  90         }
  91         if (cs_mask & (1 << 7)) {
  92                 at91_set_pio_output(AT91_PIO_PORTB, 11, 1);
  93         }
  94 }
  95
  96 void at91_spi1_hw_init(unsigned long cs_mask)
  97 {
  98         at91_set_a_periph(AT91_PIO_PORTB, 12, PUP);     /* SPI1_MISO */
  99         at91_set_a_periph(AT91_PIO_PORTB, 13, PUP);     /* SPI1_MOSI */
 100         at91_set_a_periph(AT91_PIO_PORTB, 14, PUP);     /* SPI1_SPCK */
 101
 102         at91_periph_clk_enable(ATMEL_ID_SPI1);
 103
 104         if (cs_mask & (1 << 0)) {
 105                 at91_set_a_periph(AT91_PIO_PORTB, 15, 1);
 106         }
 107         if (cs_mask & (1 << 1)) {
 108                 at91_set_a_periph(AT91_PIO_PORTB, 16, 1);
 109         }
 110         if (cs_mask & (1 << 2)) {
 111                 at91_set_a_periph(AT91_PIO_PORTB, 17, 1);
 112         }
 113         if (cs_mask & (1 << 3)) {
 114                 at91_set_a_periph(AT91_PIO_PORTB, 18, 1);
 115         }
 116         if (cs_mask & (1 << 4)) {
 117                 at91_set_pio_output(AT91_PIO_PORTB, 15, 1);
 118         }
 119         if (cs_mask & (1 << 5)) {
 120                 at91_set_pio_output(AT91_PIO_PORTB, 16, 1);
 121         }
 122         if (cs_mask & (1 << 6)) {
 123                 at91_set_pio_output(AT91_PIO_PORTB, 17, 1);
 124         }
 125         if (cs_mask & (1 << 7)) {
 126                 at91_set_pio_output(AT91_PIO_PORTB, 18, 1);
 127         }
 128 }
 129 #endif
 130
 131 #if defined(CONFIG_GENERIC_ATMEL_MCI)
 132 void at91_mci_hw_init(void)
 133 {
 134         at91_periph_clk_enable(ATMEL_ID_MCI1);
 135
 136         at91_set_a_periph(AT91_PIO_PORTA, 6, PUP);      /* MCI1_CK */
 137
 138 #if defined(CONFIG_ATMEL_MCI_PORTB)
 139         at91_set_a_periph(AT91_PIO_PORTA, 21, PUP);     /* MCI1_CDB */
 140         at91_set_a_periph(AT91_PIO_PORTA, 22, PUP);     /* MCI1_DB0 */
 141         at91_set_a_periph(AT91_PIO_PORTA, 23, PUP);     /* MCI1_DB1 */
 142         at91_set_a_periph(AT91_PIO_PORTA, 24, PUP);     /* MCI1_DB2 */
 143         at91_set_a_periph(AT91_PIO_PORTA, 25, PUP);     /* MCI1_DB3 */
 144 #else
 145         at91_set_a_periph(AT91_PIO_PORTA, 7, PUP);      /* MCI1_CDA */
 146         at91_set_a_periph(AT91_PIO_PORTA, 8, PUP);      /* MCI1_DA0 */
 147         at91_set_a_periph(AT91_PIO_PORTA, 9, PUP);      /* MCI1_DA1 */
 148         at91_set_a_periph(AT91_PIO_PORTA, 10, PUP);     /* MCI1_DA2 */
 149         at91_set_a_periph(AT91_PIO_PORTA, 11, PUP);     /* MCI1_DA3 */
 150 #endif
 151 }
 152 #endif
 153
 154 #ifdef CONFIG_MACB
 155 void at91_macb_hw_init(void)
 156 {
 157         at91_set_a_periph(AT91_PIO_PORTE, 21, 0);       /* ETXCK_EREFCK */
 158         at91_set_b_periph(AT91_PIO_PORTC, 25, 0);       /* ERXDV */
 159         at91_set_a_periph(AT91_PIO_PORTE, 25, 0);       /* ERX0 */
 160         at91_set_a_periph(AT91_PIO_PORTE, 26, 0);       /* ERX1 */
 161         at91_set_a_periph(AT91_PIO_PORTE, 27, 0);       /* ERXER */
 162         at91_set_a_periph(AT91_PIO_PORTE, 28, 0);       /* ETXEN */
 163         at91_set_a_periph(AT91_PIO_PORTE, 23, 0);       /* ETX0 */
 164         at91_set_a_periph(AT91_PIO_PORTE, 24, 0);       /* ETX1 */
 165         at91_set_a_periph(AT91_PIO_PORTE, 30, 0);       /* EMDIO */
 166         at91_set_a_periph(AT91_PIO_PORTE, 29, 0);       /* EMDC */
 167
 168 #ifndef CONFIG_RMII
 169         at91_set_a_periph(AT91_PIO_PORTE, 22, 0);       /* ECRS */
 170         at91_set_b_periph(AT91_PIO_PORTC, 26, 0);       /* ECOL */
 171         at91_set_b_periph(AT91_PIO_PORTC, 22, 0);       /* ERX2 */
 172         at91_set_b_periph(AT91_PIO_PORTC, 23, 0);       /* ERX3 */
 173         at91_set_b_periph(AT91_PIO_PORTC, 27, 0);       /* ERXCK */
 174         at91_set_b_periph(AT91_PIO_PORTC, 20, 0);       /* ETX2 */
 175         at91_set_b_periph(AT91_PIO_PORTC, 21, 0);       /* ETX3 */
 176         at91_set_b_periph(AT91_PIO_PORTC, 24, 0);       /* ETXER */
 177 #endif
 178 }
 179 #endif
 180
 181 #ifdef CONFIG_USB_OHCI_NEW
 182 void at91_uhp_hw_init(void)
 183 {
 184         /* Enable VBus on UHP ports */
 185         at91_set_pio_output(AT91_PIO_PORTA, 21, 0);
 186         at91_set_pio_output(AT91_PIO_PORTA, 24, 0);
 187 }
 188 #endif
 189
 190 #ifdef CONFIG_AT91_CAN
 191 void at91_can_hw_init(void)
 192 {
 193         at91_set_a_periph(AT91_PIO_PORTA, 13, 0);       /* CAN_TX */
 194         at91_set_a_periph(AT91_PIO_PORTA, 14, 1);       /* CAN_RX */
 195
 196         at91_periph_clk_enable(ATMEL_ID_CAN);
 197 }
 198 #endif