arch/arm/include/asm/mach-imx/sys_proto.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2009
   4  * Stefano Babic, DENX Software Engineering, sbabic@denx.de.
   5  */
   6
   7 #ifndef _SYS_PROTO_H_
   8 #define _SYS_PROTO_H_
   9
  10 #include <asm/io.h>
  11 #include <asm/mach-imx/regs-common.h>
  12 #include <common.h>
  13 #include "../arch-imx/cpu.h"
  14
  15 #define soc_rev() (get_cpu_rev() & 0xFF)
  16 #define is_soc_rev(rev) (soc_rev() == rev)
  17
  18 /* returns MXC_CPU_ value */
  19 #define cpu_type(rev) (((rev) >> 12) & 0xff)
  20 #define soc_type(rev) (((rev) >> 12) & 0xf0)
  21 /* both macros return/take MXC_CPU_ constants */
  22 #define get_cpu_type() (cpu_type(get_cpu_rev()))
  23 #define get_soc_type() (soc_type(get_cpu_rev()))
  24 #define is_cpu_type(cpu) (get_cpu_type() == cpu)
  25 #define is_soc_type(soc) (get_soc_type() == soc)
  26
  27 #define is_mx6() (is_soc_type(MXC_SOC_MX6))
  28 #define is_mx7() (is_soc_type(MXC_SOC_MX7))
  29 #define is_imx8m() (is_soc_type(MXC_SOC_IMX8M))
  30 #define is_imx8() (is_soc_type(MXC_SOC_IMX8))
  31
  32 #define is_mx6dqp() (is_cpu_type(MXC_CPU_MX6QP) || is_cpu_type(MXC_CPU_MX6DP))
  33 #define is_mx6dq() (is_cpu_type(MXC_CPU_MX6Q) || is_cpu_type(MXC_CPU_MX6D))
  34 #define is_mx6sdl() (is_cpu_type(MXC_CPU_MX6SOLO) || is_cpu_type(MXC_CPU_MX6DL))
  35 #define is_mx6dl() (is_cpu_type(MXC_CPU_MX6DL))
  36 #define is_mx6sx() (is_cpu_type(MXC_CPU_MX6SX))
  37 #define is_mx6sl() (is_cpu_type(MXC_CPU_MX6SL))
  38 #define is_mx6solo() (is_cpu_type(MXC_CPU_MX6SOLO))
  39 #define is_mx6ul() (is_cpu_type(MXC_CPU_MX6UL))
  40 #define is_mx6ull() (is_cpu_type(MXC_CPU_MX6ULL))
  41 #define is_mx6ulz() (is_cpu_type(MXC_CPU_MX6ULZ))
  42 #define is_mx6sll() (is_cpu_type(MXC_CPU_MX6SLL))
  43
  44 #define is_mx7ulp() (is_cpu_type(MXC_CPU_MX7ULP))
  45
  46 #define is_imx8mq() (is_cpu_type(MXC_CPU_IMX8MQ))
  47 #define is_imx8qm() (is_cpu_type(MXC_CPU_IMX8QM))
  48 #define is_imx8mm() (is_cpu_type(MXC_CPU_IMX8MM) || is_cpu_type(MXC_CPU_IMX8MML) ||\
  49         is_cpu_type(MXC_CPU_IMX8MMD) || is_cpu_type(MXC_CPU_IMX8MMDL) || \
  50         is_cpu_type(MXC_CPU_IMX8MMS) || is_cpu_type(MXC_CPU_IMX8MMSL))
  51 #define is_imx8mml() (is_cpu_type(MXC_CPU_IMX8MML))
  52 #define is_imx8mmd() (is_cpu_type(MXC_CPU_IMX8MMD))
  53 #define is_imx8mmdl() (is_cpu_type(MXC_CPU_IMX8MMDL))
  54 #define is_imx8mms() (is_cpu_type(MXC_CPU_IMX8MMS))
  55 #define is_imx8mmsl() (is_cpu_type(MXC_CPU_IMX8MMSL))
  56 #define is_imx8mn() (is_cpu_type(MXC_CPU_IMX8MN))
  57
  58 #define is_imx8qxp() (is_cpu_type(MXC_CPU_IMX8QXP))
  59
  60 #ifdef CONFIG_MX6
  61 #define IMX6_SRC_GPR10_BMODE            BIT(28)
  62
  63 #define IMX6_BMODE_MASK                 GENMASK(7, 0)
  64 #define IMX6_BMODE_SHIFT                4
  65 #define IMX6_BMODE_EMI_MASK             BIT(3)
  66 #define IMX6_BMODE_EMI_SHIFT            3
  67 #define IMX6_BMODE_SERIAL_ROM_MASK      GENMASK(26, 24)
  68 #define IMX6_BMODE_SERIAL_ROM_SHIFT     24
  69
  70 enum imx6_bmode_serial_rom {
  71         IMX6_BMODE_ECSPI1,
  72         IMX6_BMODE_ECSPI2,
  73         IMX6_BMODE_ECSPI3,
  74         IMX6_BMODE_ECSPI4,
  75         IMX6_BMODE_ECSPI5,
  76         IMX6_BMODE_I2C1,
  77         IMX6_BMODE_I2C2,
  78         IMX6_BMODE_I2C3,
  79 };
  80
  81 enum imx6_bmode_emi {
  82         IMX6_BMODE_NOR,
  83         IMX6_BMODE_ONENAND,
  84 };
  85
  86 enum imx6_bmode {
  87         IMX6_BMODE_EMI,
  88 #if defined(CONFIG_MX6UL) || defined(CONFIG_MX6ULL)
  89         IMX6_BMODE_QSPI,
  90         IMX6_BMODE_RESERVED,
  91 #else
  92         IMX6_BMODE_RESERVED,
  93         IMX6_BMODE_SATA,
  94 #endif
  95         IMX6_BMODE_SERIAL_ROM,
  96         IMX6_BMODE_SD,
  97         IMX6_BMODE_ESD,
  98         IMX6_BMODE_MMC,
  99         IMX6_BMODE_EMMC,
 100         IMX6_BMODE_NAND_MIN,
 101         IMX6_BMODE_NAND_MAX = 0xf,
 102 };
 103
 104 u32 imx6_src_get_boot_mode(void);
 105 void gpr_init(void);
 106
 107 #endif /* CONFIG_MX6 */
 108
 109 /* address translation table */
 110 struct rproc_att {
 111         u32 da; /* device address (From Cortex M4 view) */
 112         u32 sa; /* system bus address */
 113         u32 size; /* size of reg range */
 114 };
 115
 116 #ifdef CONFIG_IMX8M
 117 struct rom_api {
 118         u16 ver;
 119         u16 tag;
 120         u32 reserved1;
 121         u32 (*download_image)(u8 *dest, u32 offset, u32 size,  u32 xor);
 122         u32 (*query_boot_infor)(u32 info_type, u32 *info, u32 xor);
 123 };
 124
 125 enum boot_dev_type_e {
 126         BT_DEV_TYPE_SD = 1,
 127         BT_DEV_TYPE_MMC = 2,
 128         BT_DEV_TYPE_NAND = 3,
 129         BT_DEV_TYPE_FLEXSPINOR = 4,
 130
 131         BT_DEV_TYPE_USB = 0xE,
 132         BT_DEV_TYPE_MEM_DEV = 0xF,
 133
 134         BT_DEV_TYPE_INVALID = 0xFF
 135 };
 136
 137 #define QUERY_ROM_VER           1
 138 #define QUERY_BT_DEV            2
 139 #define QUERY_PAGE_SZ           3
 140 #define QUERY_IVT_OFF           4
 141 #define QUERY_BT_STAGE          5
 142 #define QUERY_IMG_OFF           6
 143
 144 #define ROM_API_OKAY            0xF0
 145
 146 extern struct rom_api *g_rom_api;
 147 #endif
 148
 149 u32 get_nr_cpus(void);
 150 u32 get_cpu_rev(void);
 151 u32 get_cpu_speed_grade_hz(void);
 152 u32 get_cpu_temp_grade(int *minc, int *maxc);
 153 const char *get_imx_type(u32 imxtype);
 154 u32 imx_ddr_size(void);
 155 void sdelay(unsigned long);
 156 void set_chipselect_size(int const);
 157
 158 void init_aips(void);
 159 void init_src(void);
 160 void init_snvs(void);
 161 void imx_wdog_disable_powerdown(void);
 162
 163 int arch_auxiliary_core_check_up(u32 core_id);
 164
 165 int board_mmc_get_env_dev(int devno);
 166
 167 int nxp_board_rev(void);
 168 char nxp_board_rev_string(void);
 169
 170 /*
 171  * Initializes on-chip ethernet controllers.
 172  * to override, implement board_eth_init()
 173  */
 174 int fecmxc_initialize(bd_t *bis);
 175 u32 get_ahb_clk(void);
 176 u32 get_periph_clk(void);
 177
 178 void lcdif_power_down(void);
 179
 180 int mxs_reset_block(struct mxs_register_32 *reg);
 181 int mxs_wait_mask_set(struct mxs_register_32 *reg, u32 mask, u32 timeout);
 182 int mxs_wait_mask_clr(struct mxs_register_32 *reg, u32 mask, u32 timeout);
 183
 184 unsigned long call_imx_sip(unsigned long id, unsigned long reg0,
 185                            unsigned long reg1, unsigned long reg2,
 186                            unsigned long reg3);
 187 unsigned long call_imx_sip_ret2(unsigned long id, unsigned long reg0,
 188                                 unsigned long *reg1, unsigned long reg2,
 189                                 unsigned long reg3);
 190 #endif