2 * Copyright (c) 2011, Google Inc. All rights reserved.
3 * Portions Copyright 2011-2012 NVIDIA Corporation
5 * SPDX-License-Identifier: GPL-2.0+
8 #ifndef _TEGRA20_GPIO_H_
9 #define _TEGRA20_GPIO_H_
12 * The Tegra 2x GPIO controller has 224 GPIOs arranged in 7 banks of 4 ports,
15 #define TEGRA_GPIO_PORTS 4 /* number of ports per bank */
16 #define TEGRA_GPIO_BANKS 7 /* number of banks */
18 #include <asm/arch-tegra/gpio.h>
20 /* GPIO Controller registers for a single bank */
21 struct gpio_ctlr_bank {
22 uint gpio_config[TEGRA_GPIO_PORTS];
23 uint gpio_dir_out[TEGRA_GPIO_PORTS];
24 uint gpio_out[TEGRA_GPIO_PORTS];
25 uint gpio_in[TEGRA_GPIO_PORTS];
26 uint gpio_int_status[TEGRA_GPIO_PORTS];
27 uint gpio_int_enable[TEGRA_GPIO_PORTS];
28 uint gpio_int_level[TEGRA_GPIO_PORTS];
29 uint gpio_int_clear[TEGRA_GPIO_PORTS];
33 struct gpio_ctlr_bank gpio_bank[TEGRA_GPIO_BANKS];
36 #endif /* TEGRA20_GPIO_H_ */