2 * arch/arm/include/asm/arch-rmobile/rcar-base.h
4 * Copyright (C) 2013,2014 Renesas Electronics Corporation
6 * SPDX-License-Identifier: GPL-2.0
9 #ifndef __ASM_ARCH_RCAR_BASE_H
10 #define __ASM_ARCH_RCAR_BASE_H
13 * R-Car (R8A7790/R8A7791/R8A7794) I/O Addresses
15 #define RWDT_BASE 0xE6020000
16 #define SWDT_BASE 0xE6030000
17 #define LBSC_BASE 0xFEC00200
18 #define DBSC3_0_BASE 0xE6790000
19 #define DBSC3_1_BASE 0xE67A0000
20 #define TMU_BASE 0xE61E0000
21 #define GPIO5_BASE 0xE6055000
22 #define SH_QSPI_BASE 0xE6B10000
25 #define SCIF0_BASE 0xE6E60000
26 #define SCIF1_BASE 0xE6E68000
27 #define SCIF2_BASE 0xE6E58000
28 #define SCIF3_BASE 0xE6EA8000
29 #define SCIF4_BASE 0xE6EE0000
30 #define SCIF5_BASE 0xE6EE8000
32 #define S3C_BASE 0xE6784000
33 #define S3C_INT_BASE 0xE6784A00
34 #define S3C_MEDIA_BASE 0xE6784B00
36 #define S3C_QOS_DCACHE_BASE 0xE6784BDC
37 #define S3C_QOS_CCI0_BASE 0xE6784C00
38 #define S3C_QOS_CCI1_BASE 0xE6784C24
39 #define S3C_QOS_MXI_BASE 0xE6784C48
40 #define S3C_QOS_AXI_BASE 0xE6784C6C
42 #define DBSC3_0_QOS_R0_BASE 0xE6791000
43 #define DBSC3_0_QOS_R1_BASE 0xE6791100
44 #define DBSC3_0_QOS_R2_BASE 0xE6791200
45 #define DBSC3_0_QOS_R3_BASE 0xE6791300
46 #define DBSC3_0_QOS_R4_BASE 0xE6791400
47 #define DBSC3_0_QOS_R5_BASE 0xE6791500
48 #define DBSC3_0_QOS_R6_BASE 0xE6791600
49 #define DBSC3_0_QOS_R7_BASE 0xE6791700
50 #define DBSC3_0_QOS_R8_BASE 0xE6791800
51 #define DBSC3_0_QOS_R9_BASE 0xE6791900
52 #define DBSC3_0_QOS_R10_BASE 0xE6791A00
53 #define DBSC3_0_QOS_R11_BASE 0xE6791B00
54 #define DBSC3_0_QOS_R12_BASE 0xE6791C00
55 #define DBSC3_0_QOS_R13_BASE 0xE6791D00
56 #define DBSC3_0_QOS_R14_BASE 0xE6791E00
57 #define DBSC3_0_QOS_R15_BASE 0xE6791F00
58 #define DBSC3_0_QOS_W0_BASE 0xE6792000
59 #define DBSC3_0_QOS_W1_BASE 0xE6792100
60 #define DBSC3_0_QOS_W2_BASE 0xE6792200
61 #define DBSC3_0_QOS_W3_BASE 0xE6792300
62 #define DBSC3_0_QOS_W4_BASE 0xE6792400
63 #define DBSC3_0_QOS_W5_BASE 0xE6792500
64 #define DBSC3_0_QOS_W6_BASE 0xE6792600
65 #define DBSC3_0_QOS_W7_BASE 0xE6792700
66 #define DBSC3_0_QOS_W8_BASE 0xE6792800
67 #define DBSC3_0_QOS_W9_BASE 0xE6792900
68 #define DBSC3_0_QOS_W10_BASE 0xE6792A00
69 #define DBSC3_0_QOS_W11_BASE 0xE6792B00
70 #define DBSC3_0_QOS_W12_BASE 0xE6792C00
71 #define DBSC3_0_QOS_W13_BASE 0xE6792D00
72 #define DBSC3_0_QOS_W14_BASE 0xE6792E00
73 #define DBSC3_0_QOS_W15_BASE 0xE6792F00
74 #define DBSC3_0_DBADJ2 0xE67900C8
76 #define CCI_400_MAXOT_1 0xF0091110
77 #define CCI_400_MAXOT_2 0xF0092110
78 #define CCI_400_QOSCNTL_1 0xF009110C
79 #define CCI_400_QOSCNTL_2 0xF009210C
81 #define MXI_BASE 0xFE960000
82 #define MXI_QOS_BASE 0xFE960300
84 #define SYS_AXI_SYX64TO128_BASE 0xFF800300
85 #define SYS_AXI_AVB_BASE 0xFF800340
86 #define SYS_AXI_G2D_BASE 0xFF800540
87 #define SYS_AXI_IMP0_BASE 0xFF800580
88 #define SYS_AXI_IMP1_BASE 0xFF8005C0
89 #define SYS_AXI_IMUX0_BASE 0xFF800600
90 #define SYS_AXI_IMUX1_BASE 0xFF800640
91 #define SYS_AXI_IMUX2_BASE 0xFF800680
92 #define SYS_AXI_LBS_BASE 0xFF8006C0
93 #define SYS_AXI_MMUDS_BASE 0xFF800700
94 #define SYS_AXI_MMUM_BASE 0xFF800740
95 #define SYS_AXI_MMUR_BASE 0xFF800780
96 #define SYS_AXI_MMUS0_BASE 0xFF8007C0
97 #define SYS_AXI_MMUS1_BASE 0xFF800800
98 #define SYS_AXI_MTSB0_BASE 0xFF800880
99 #define SYS_AXI_MTSB1_BASE 0xFF8008C0
100 #define SYS_AXI_PCI_BASE 0xFF800900
101 #define SYS_AXI_RTX_BASE 0xFF800940
102 #define SYS_AXI_SDS0_BASE 0xFF800A80
103 #define SYS_AXI_SDS1_BASE 0xFF800AC0
104 #define SYS_AXI_USB20_BASE 0xFF800C00
105 #define SYS_AXI_USB21_BASE 0xFF800C40
106 #define SYS_AXI_USB22_BASE 0xFF800C80
107 #define SYS_AXI_USB30_BASE 0xFF800CC0
108 #define SYS_AXI_AX2M_BASE 0xFF800380
109 #define SYS_AXI_CC50_BASE 0xFF8003C0
110 #define SYS_AXI_CCI_BASE 0xFF800440
111 #define SYS_AXI_CS_BASE 0xFF800480
112 #define SYS_AXI_DDM_BASE 0xFF8004C0
113 #define SYS_AXI_ETH_BASE 0xFF800500
114 #define SYS_AXI_MPXM_BASE 0xFF800840
115 #define SYS_AXI_SAT0_BASE 0xFF800980
116 #define SYS_AXI_SAT1_BASE 0xFF8009C0
117 #define SYS_AXI_SDM0_BASE 0xFF800A00
118 #define SYS_AXI_SDM1_BASE 0xFF800A40
119 #define SYS_AXI_TRAB_BASE 0xFF800B00 /* SYS_AXI_TRKF_BASE in R*A7794 */
120 #define SYS_AXI_UDM0_BASE 0xFF800B80
121 #define SYS_AXI_UDM1_BASE 0xFF800BC0
123 #define RT_AXI_SHX_BASE 0xFF810100
124 #define RT_AXI_DBG_BASE 0xFF810140 /* R8A7791 only */
125 #define RT_AXI_RDM_BASE 0xFF810180 /* R8A7791 only */
126 #define RT_AXI_RDS_BASE 0xFF8101C0
127 #define RT_AXI_RTX64TO128_BASE 0xFF810200
128 #define RT_AXI_STPRO_BASE 0xFF810240
129 #define RT_AXI_SY2RT_BASE 0xFF810280 /* R8A7791 only */
131 #define MP_AXI_ADSP_BASE 0xFF820100
132 #define MP_AXI_ASDS0_BASE 0xFF8201C0
133 #define MP_AXI_ASDS1_BASE 0xFF820200
134 #define MP_AXI_MLP_BASE 0xFF820240
135 #define MP_AXI_MMUMP_BASE 0xFF820280
136 #define MP_AXI_SPU_BASE 0xFF8202C0
137 #define MP_AXI_SPUC_BASE 0xFF820300
139 #define SYS_AXI256_AXI128TO256_BASE 0xFF860100
140 #define SYS_AXI256_SYX_BASE 0xFF860140
141 #define SYS_AXI256_MPX_BASE 0xFF860180
142 #define SYS_AXI256_MXI_BASE 0xFF8601C0
144 #define CCI_AXI_MMUS0_BASE 0xFF880100
145 #define CCI_AXI_SYX2_BASE 0xFF880140
146 #define CCI_AXI_MMUR_BASE 0xFF880180
147 #define CCI_AXI_MMUDS_BASE 0xFF8801C0
148 #define CCI_AXI_MMUM_BASE 0xFF880200
149 #define CCI_AXI_MXI_BASE 0xFF880240
150 #define CCI_AXI_MMUS1_BASE 0xFF880280
151 #define CCI_AXI_MMUMP_BASE 0xFF8802C0
153 #define MEDIA_AXI_MXR_BASE 0xFE960080 /* R8A7791 only */
154 #define MEDIA_AXI_MXW_BASE 0xFE9600C0 /* R8A7791 only */
155 #define MEDIA_AXI_JPR_BASE 0xFE964100
156 #define MEDIA_AXI_JPW_BASE 0xFE966100
157 #define MEDIA_AXI_GCU0R_BASE 0xFE964140
158 #define MEDIA_AXI_GCU0W_BASE 0xFE966140
159 #define MEDIA_AXI_GCU1R_BASE 0xFE964180
160 #define MEDIA_AXI_GCU1W_BASE 0xFE966180
161 #define MEDIA_AXI_TDMR_BASE 0xFE964500
162 #define MEDIA_AXI_TDMW_BASE 0xFE966500
163 #define MEDIA_AXI_VSP0CR_BASE 0xFE964540
164 #define MEDIA_AXI_VSP0CW_BASE 0xFE966540
165 #define MEDIA_AXI_VSP1CR_BASE 0xFE964580
166 #define MEDIA_AXI_VSP1CW_BASE 0xFE966580
167 #define MEDIA_AXI_VSPDU0CR_BASE 0xFE9645C0
168 #define MEDIA_AXI_VSPDU0CW_BASE 0xFE9665C0
169 #define MEDIA_AXI_VSPDU1CR_BASE 0xFE964600
170 #define MEDIA_AXI_VSPDU1CW_BASE 0xFE966600
171 #define MEDIA_AXI_VIN0W_BASE 0xFE966900
172 #define MEDIA_AXI_VSP0R_BASE 0xFE964D00
173 #define MEDIA_AXI_VSP0W_BASE 0xFE966D00
174 #define MEDIA_AXI_FDP0R_BASE 0xFE964D40
175 #define MEDIA_AXI_FDP0W_BASE 0xFE966D40
176 #define MEDIA_AXI_IMSR_BASE 0xFE964D80
177 #define MEDIA_AXI_IMSW_BASE 0xFE966D80
178 #define MEDIA_AXI_VSP1R_BASE 0xFE965100
179 #define MEDIA_AXI_VSP1W_BASE 0xFE967100
180 #define MEDIA_AXI_FDP1R_BASE 0xFE965140
181 #define MEDIA_AXI_FDP1W_BASE 0xFE967140
182 #define MEDIA_AXI_IMRR_BASE 0xFE965180
183 #define MEDIA_AXI_IMRW_BASE 0xFE967180
184 #define MEDIA_AXI_FDP2R_BASE 0xFE9651C0
185 #define MEDIA_AXI_FDP2W_BASE 0xFE966DC0
186 #define MEDIA_AXI_VSPD0R_BASE 0xFE965500
187 #define MEDIA_AXI_VSPD0W_BASE 0xFE967500
188 #define MEDIA_AXI_VSPD1R_BASE 0xFE965540
189 #define MEDIA_AXI_VSPD1W_BASE 0xFE967540
190 #define MEDIA_AXI_DU0R_BASE 0xFE965580
191 #define MEDIA_AXI_DU0W_BASE 0xFE967580
192 #define MEDIA_AXI_DU1R_BASE 0xFE9655C0
193 #define MEDIA_AXI_DU1W_BASE 0xFE9675C0
194 #define MEDIA_AXI_VCP0CR_BASE 0xFE965900
195 #define MEDIA_AXI_VCP0CW_BASE 0xFE967900
196 #define MEDIA_AXI_VCP0VR_BASE 0xFE965940
197 #define MEDIA_AXI_VCP0VW_BASE 0xFE967940
198 #define MEDIA_AXI_VPC0R_BASE 0xFE965980
199 #define MEDIA_AXI_VCP1CR_BASE 0xFE965D00
200 #define MEDIA_AXI_VCP1CW_BASE 0xFE967D00
201 #define MEDIA_AXI_VCP1VR_BASE 0xFE965D40
202 #define MEDIA_AXI_VCP1VW_BASE 0xFE967D40
203 #define MEDIA_AXI_VPC1R_BASE 0xFE965D80
205 #define SYS_AXI_AVBDMSCR 0xFF802000
206 #define SYS_AXI_SYX2DMSCR 0xFF802004
207 #define SYS_AXI_CC50DMSCR 0xFF802008
208 #define SYS_AXI_CC51DMSCR 0xFF80200C
209 #define SYS_AXI_CCIDMSCR 0xFF802010
210 #define SYS_AXI_CSDMSCR 0xFF802014
211 #define SYS_AXI_DDMDMSCR 0xFF802018
212 #define SYS_AXI_ETHDMSCR 0xFF80201C
213 #define SYS_AXI_G2DDMSCR 0xFF802020
214 #define SYS_AXI_IMP0DMSCR 0xFF802024
215 #define SYS_AXI_IMP1DMSCR 0xFF802028
216 #define SYS_AXI_LBSDMSCR 0xFF80202C
217 #define SYS_AXI_MMUDSDMSCR 0xFF802030
218 #define SYS_AXI_MMUMXDMSCR 0xFF802034
219 #define SYS_AXI_MMURDDMSCR 0xFF802038
220 #define SYS_AXI_MMUS0DMSCR 0xFF80203C
221 #define SYS_AXI_MMUS1DMSCR 0xFF802040
222 #define SYS_AXI_MPXDMSCR 0xFF802044
223 #define SYS_AXI_MTSB0DMSCR 0xFF802048
224 #define SYS_AXI_MTSB1DMSCR 0xFF80204C
225 #define SYS_AXI_PCIDMSCR 0xFF802050
226 #define SYS_AXI_RTXDMSCR 0xFF802054
227 #define SYS_AXI_SAT0DMSCR 0xFF802058
228 #define SYS_AXI_SAT1DMSCR 0xFF80205C
229 #define SYS_AXI_SDM0DMSCR 0xFF802060
230 #define SYS_AXI_SDM1DMSCR 0xFF802064
231 #define SYS_AXI_SDS0DMSCR 0xFF802068
232 #define SYS_AXI_SDS1DMSCR 0xFF80206C
233 #define SYS_AXI_ETRABDMSCR 0xFF802070
234 #define SYS_AXI_ETRKFDMSCR 0xFF802074
235 #define SYS_AXI_UDM0DMSCR 0xFF802078
236 #define SYS_AXI_UDM1DMSCR 0xFF80207C
237 #define SYS_AXI_USB20DMSCR 0xFF802080
238 #define SYS_AXI_USB21DMSCR 0xFF802084
239 #define SYS_AXI_USB22DMSCR 0xFF802088
240 #define SYS_AXI_USB30DMSCR 0xFF80208C
241 #define SYS_AXI_X128TO64SLVDMSCR 0xFF802100
242 #define SYS_AXI_X64TO128SLVDMSCR 0xFF802104
243 #define SYS_AXI_AVBSLVDMSCR 0xFF802108
244 #define SYS_AXI_SYX2SLVDMSCR 0xFF80210C
245 #define SYS_AXI_ETHSLVDMSCR 0xFF802110
246 #define SYS_AXI_GICSLVDMSCR 0xFF802114
247 #define SYS_AXI_IMPSLVDMSCR 0xFF802118
248 #define SYS_AXI_IMX0SLVDMSCR 0xFF80211C
249 #define SYS_AXI_IMX1SLVDMSCR 0xFF802120
250 #define SYS_AXI_IMX2SLVDMSCR 0xFF802124
251 #define SYS_AXI_LBSSLVDMSCR 0xFF802128
252 #define SYS_AXI_MMC0SLVDMSCR 0xFF80212C
253 #define SYS_AXI_MMC1SLVDMSCR 0xFF802130
254 #define SYS_AXI_MPXSLVDMSCR 0xFF802134
255 #define SYS_AXI_MTSB0SLVDMSCR 0xFF802138
256 #define SYS_AXI_MTSB1SLVDMSCR 0xFF80213C
257 #define SYS_AXI_MXTSLVDMSCR 0xFF802140
258 #define SYS_AXI_PCISLVDMSCR 0xFF802144
259 #define SYS_AXI_SYAPBSLVDMSCR 0xFF802148
260 #define SYS_AXI_QSAPBSLVDMSCR 0xFF80214C
261 #define SYS_AXI_RTXSLVDMSCR 0xFF802150
262 #define SYS_AXI_SAT0SLVDMSCR 0xFF802168
263 #define SYS_AXI_SAT1SLVDMSCR 0xFF80216C
264 #define SYS_AXI_SDAP0SLVDMSCR 0xFF802170
265 #define SYS_AXI_SDAP1SLVDMSCR 0xFF802174
266 #define SYS_AXI_SDAP2SLVDMSCR 0xFF802178
267 #define SYS_AXI_SDAP3SLVDMSCR 0xFF80217C
268 #define SYS_AXI_SGXSLVDMSCR 0xFF802180
269 #define SYS_AXI_STBSLVDMSCR 0xFF802188
270 #define SYS_AXI_STMSLVDMSCR 0xFF80218C
271 #define SYS_AXI_TSPL0SLVDMSCR 0xFF802194
272 #define SYS_AXI_TSPL1SLVDMSCR 0xFF802198
273 #define SYS_AXI_TSPL2SLVDMSCR 0xFF80219C
274 #define SYS_AXI_USB20SLVDMSCR 0xFF8021A0
275 #define SYS_AXI_USB21SLVDMSCR 0xFF8021A4
276 #define SYS_AXI_USB22SLVDMSCR 0xFF8021A8
277 #define SYS_AXI_USB30SLVDMSCR 0xFF8021AC
279 #define RT_AXI_CBMDMSCR 0xFF812000
280 #define RT_AXI_DBDMSCR 0xFF812004
281 #define RT_AXI_RDMDMSCR 0xFF812008
282 #define RT_AXI_RDSDMSCR 0xFF81200C
283 #define RT_AXI_STRDMSCR 0xFF812010
284 #define RT_AXI_SY2RTDMSCR 0xFF812014
285 #define RT_AXI_CBSSLVDMSCR 0xFF812100
286 #define RT_AXI_DBSSLVDMSCR 0xFF812104
287 #define RT_AXI_RTAP1SLVDMSCR 0xFF812108
288 #define RT_AXI_RTAP2SLVDMSCR 0xFF81210C
289 #define RT_AXI_RTAP3SLVDMSCR 0xFF812110
290 #define RT_AXI_RT2SYSLVDMSCR 0xFF812114
291 #define RT_AXI_A128TO64SLVDMSCR 0xFF812118
292 #define RT_AXI_A64TO128SLVDMSCR 0xFF81211C
293 #define RT_AXI_A64TO128CSLVDMSCR 0xFF812120
294 #define RT_AXI_UTLBRSLVDMSCR 0xFF812128
296 #define MP_AXI_ADSPDMSCR 0xFF822000
297 #define MP_AXI_ASDM0DMSCR 0xFF822004
298 #define MP_AXI_ASDM1DMSCR 0xFF822008
299 #define MP_AXI_ASDS0DMSCR 0xFF82200C
300 #define MP_AXI_ASDS1DMSCR 0xFF822010
301 #define MP_AXI_MLPDMSCR 0xFF822014
302 #define MP_AXI_MMUMPDMSCR 0xFF822018
303 #define MP_AXI_SPUDMSCR 0xFF82201C
304 #define MP_AXI_SPUCDMSCR 0xFF822020
305 #define MP_AXI_SY2MPDMSCR 0xFF822024
306 #define MP_AXI_ADSPSLVDMSCR 0xFF822100
307 #define MP_AXI_MLMSLVDMSCR 0xFF822104
308 #define MP_AXI_MPAP4SLVDMSCR 0xFF822108
309 #define MP_AXI_MPAP5SLVDMSCR 0xFF82210C
310 #define MP_AXI_MPAP6SLVDMSCR 0xFF822110
311 #define MP_AXI_MPAP7SLVDMSCR 0xFF822114
312 #define MP_AXI_MP2SYSLVDMSCR 0xFF822118
313 #define MP_AXI_MP2SY2SLVDMSCR 0xFF82211C
314 #define MP_AXI_MPXAPSLVDMSCR 0xFF822124
315 #define MP_AXI_SPUSLVDMSCR 0xFF822128
316 #define MP_AXI_UTLBMPSLVDMSCR 0xFF82212C
318 #define ADM_AXI_ASDM0DMSCR 0xFF842000
319 #define ADM_AXI_ASDM1DMSCR 0xFF842004
320 #define ADM_AXI_MPAP1SLVDMSCR 0xFF842104
321 #define ADM_AXI_MPAP2SLVDMSCR 0xFF842108
322 #define ADM_AXI_MPAP3SLVDMSCR 0xFF84210C
324 #define DM_AXI_RDMDMSCR 0xFF852000
325 #define DM_AXI_SDM0DMSCR 0xFF852004
326 #define DM_AXI_SDM1DMSCR 0xFF852008
327 #define DM_AXI_MMAP0SLVDMSCR 0xFF852100
328 #define DM_AXI_MMAP1SLVDMSCR 0xFF852104
329 #define DM_AXI_QSPAPSLVDMSCR 0xFF852108
330 #define DM_AXI_RAP4SLVDMSCR 0xFF85210C
331 #define DM_AXI_RAP5SLVDMSCR 0xFF852110
332 #define DM_AXI_SAP4SLVDMSCR 0xFF852114
333 #define DM_AXI_SAP5SLVDMSCR 0xFF852118
334 #define DM_AXI_SAP6SLVDMSCR 0xFF85211C
335 #define DM_AXI_SAP65SLVDMSCR 0xFF852120
336 #define DM_AXI_SDAP0SLVDMSCR 0xFF852124
337 #define DM_AXI_SDAP1SLVDMSCR 0xFF852128
338 #define DM_AXI_SDAP2SLVDMSCR 0xFF85212C
339 #define DM_AXI_SDAP3SLVDMSCR 0xFF852130
341 #define SYS_AXI256_SYXDMSCR 0xFF862000
342 #define SYS_AXI256_MPXDMSCR 0xFF862004
343 #define SYS_AXI256_MXIDMSCR 0xFF862008
344 #define SYS_AXI256_X128TO256SLVDMSCR 0xFF862100
345 #define SYS_AXI256_X256TO128SLVDMSCR 0xFF862104
346 #define SYS_AXI256_SYXSLVDMSCR 0xFF862108
347 #define SYS_AXI256_CCXSLVDMSCR 0xFF86210C
348 #define SYS_AXI256_S3CSLVDMSCR 0xFF862110
350 #define MXT_SYXDMSCR 0xFF872000
351 #define MXT_CMM0SLVDMSCR 0xFF872100
352 #define MXT_CMM1SLVDMSCR 0xFF872104
353 #define MXT_CMM2SLVDMSCR 0xFF872108
354 #define MXT_FDPSLVDMSCR 0xFF87210C
355 #define MXT_IMRSLVDMSCR 0xFF872110
356 #define MXT_VINSLVDMSCR 0xFF872114
357 #define MXT_VPC0SLVDMSCR 0xFF872118
358 #define MXT_VPC1SLVDMSCR 0xFF87211C
359 #define MXT_VSP0SLVDMSCR 0xFF872120
360 #define MXT_VSP1SLVDMSCR 0xFF872124
361 #define MXT_VSPD0SLVDMSCR 0xFF872128
362 #define MXT_VSPD1SLVDMSCR 0xFF87212C
363 #define MXT_MAP1SLVDMSCR 0xFF872130
364 #define MXT_MAP2SLVDMSCR 0xFF872134
366 #define CCI_AXI_MMUS0DMSCR 0xFF882000
367 #define CCI_AXI_SYX2DMSCR 0xFF882004
368 #define CCI_AXI_MMURDMSCR 0xFF882008
369 #define CCI_AXI_MMUDSDMSCR 0xFF88200C
370 #define CCI_AXI_MMUMDMSCR 0xFF882010
371 #define CCI_AXI_MXIDMSCR 0xFF882014
372 #define CCI_AXI_MMUS1DMSCR 0xFF882018
373 #define CCI_AXI_MMUMPDMSCR 0xFF88201C
374 #define CCI_AXI_DVMDMSCR 0xFF882020
375 #define CCI_AXI_CCISLVDMSCR 0xFF882100
377 #define CCI_AXI_IPMMUIDVMCR 0xFF880400
378 #define CCI_AXI_IPMMURDVMCR 0xFF880404
379 #define CCI_AXI_IPMMUS0DVMCR 0xFF880408
380 #define CCI_AXI_IPMMUS1DVMCR 0xFF88040C
381 #define CCI_AXI_IPMMUMPDVMCR 0xFF880410
382 #define CCI_AXI_IPMMUDSDVMCR 0xFF880414
383 #define CCI_AXI_AX2ADDRMASK 0xFF88041C
385 #define PLL0CR 0xE61500D8
386 #define PLL0_STC_MASK 0x7F000000
387 #define PLL0_STC_BIT 24
390 #include <asm/types.h>
394 u32 rwtcnt; /* 0x00 */
395 u32 rwtcsra; /* 0x04 */
396 u16 rwtcsrb; /* 0x08 */
401 u32 swtcnt; /* 0x00 */
402 u32 swtcsra; /* 0x04 */
403 u16 swtcsrb; /* 0x08 */
416 u32 dummy0[4]; /* 0x20 .. 0x2C */
428 u32 dummy1[9]; /* 0x5C .. 0x7C */
438 u32 dummy2[3]; /* 0xA4 .. 0xAC */
441 u32 dummy3[2]; /* 0xB8 .. 0xBC */
449 u32 dummy4[5]; /* 0xDC .. 0xEC */
453 u32 dummy5[5]; /* 0xFC .. 0x10C */
457 u32 dummy6[5]; /* 0x11C .. 0x12C */
461 u32 dummy7; /* 0x13C */
464 u32 dummy8[14]; /* 0x148 .. 0x17C */
466 u32 dummy9[15]; /* 0x184 .. 0x1BC */
473 u32 dummy0[3]; /* 0x00 .. 0x08 */
481 u32 dummy1[2]; /* 0x28 .. 0x2C */
483 u32 dummy2[3]; /* 0x34 .. 0x3C */
487 u32 dummy3; /* 0x4C */
505 u32 dummy4[7]; /* 0x94 .. 0xAC */
507 u32 dummy5[3]; /* 0xB4 .. 0xBC */
509 u32 dummy6; /* 0xC4 */
511 u32 dummy7[5]; /* 0xCC .. 0xDC */
515 u32 dummy8[2]; /* 0xEC .. 0xF0 */
518 u32 dummy9; /* 0xFC */
520 u32 dummy10[31]; /* 0x104 .. 0x17C */
522 u32 dummy11[47]; /* 0x184 ..0x23C */
525 u32 dummy12[14]; /* 0x248 .. 0x27C */
527 u32 dummy13[3]; /* 0x284 .. 0x28C */
529 u32 dummy14[3]; /* 0x294 .. 0x29C */
531 u32 dummy15[24]; /* 0x2A4 .. 0x300 */
533 u32 dummy16[30]; /* 0x308 .. 0x37C */
571 u32 dummy1[2]; /* 0x20 .. 0x24 */
573 u32 dummy2; /* 0x2C */
580 struct rcar_s3c_qos {
593 struct rcar_dbsc3_qos {
603 u32 dummy0; /* 0x24 */
611 u32 dummy0[7]; /* 0x08 .. 0x20 */
612 u32 mxaxiracr; /* R8a7790 only */
614 u32 dummy1[2]; /* 0x2C .. 0x30 */
615 u32 mxaxiwacr; /* R8a7790 only */
617 u32 dummy2; /* 0x3C */
622 struct rcar_mxi_qos {
630 struct rcar_axi_qos {
645 #endif /* __ASM_ARCH_RCAR_BASE_H */