MXS: Add static annotations to dma driver
[oweals/u-boot.git] / arch / arm / include / asm / arch-mx28 / regs-rtc.h
1 /*
2  * Freescale i.MX28 RTC Register Definitions
3  *
4  * Copyright (C) 2011 Marek Vasut <marek.vasut@gmail.com>
5  * on behalf of DENX Software Engineering GmbH
6  *
7  * This program is free software; you can redistribute it and/or modify
8  * it under the terms of the GNU General Public License as published by
9  * the Free Software Foundation; either version 2 of the License, or
10  * (at your option) any later version.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  * GNU General Public License for more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program; if not, write to the Free Software
19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
20  *
21  */
22
23 #ifndef __MX28_REGS_RTC_H__
24 #define __MX28_REGS_RTC_H__
25
26 #include <asm/arch/regs-common.h>
27
28 #ifndef __ASSEMBLY__
29 struct mx28_rtc_regs {
30         mx28_reg(hw_rtc_ctrl)
31         mx28_reg(hw_rtc_stat)
32         mx28_reg(hw_rtc_milliseconds)
33         mx28_reg(hw_rtc_seconds)
34         mx28_reg(hw_rtc_rtc_alarm)
35         mx28_reg(hw_rtc_watchdog)
36         mx28_reg(hw_rtc_persistent0)
37         mx28_reg(hw_rtc_persistent1)
38         mx28_reg(hw_rtc_persistent2)
39         mx28_reg(hw_rtc_persistent3)
40         mx28_reg(hw_rtc_persistent4)
41         mx28_reg(hw_rtc_persistent5)
42         mx28_reg(hw_rtc_debug)
43         mx28_reg(hw_rtc_version)
44 };
45 #endif
46
47 #define RTC_CTRL_SFTRST                         (1 << 31)
48 #define RTC_CTRL_CLKGATE                        (1 << 30)
49 #define RTC_CTRL_SUPPRESS_COPY2ANALOG           (1 << 6)
50 #define RTC_CTRL_FORCE_UPDATE                   (1 << 5)
51 #define RTC_CTRL_WATCHDOGEN                     (1 << 4)
52 #define RTC_CTRL_ONEMSEC_IRQ                    (1 << 3)
53 #define RTC_CTRL_ALARM_IRQ                      (1 << 2)
54 #define RTC_CTRL_ONEMSEC_IRQ_EN                 (1 << 1)
55 #define RTC_CTRL_ALARM_IRQ_EN                   (1 << 0)
56
57 #define RTC_STAT_RTC_PRESENT                    (1 << 31)
58 #define RTC_STAT_ALARM_PRESENT                  (1 << 30)
59 #define RTC_STAT_WATCHDOG_PRESENT               (1 << 29)
60 #define RTC_STAT_XTAL32000_PRESENT              (1 << 28)
61 #define RTC_STAT_XTAL32768_PRESENT              (1 << 27)
62 #define RTC_STAT_STALE_REGS_MASK                (0xff << 16)
63 #define RTC_STAT_STALE_REGS_OFFSET              16
64 #define RTC_STAT_NEW_REGS_MASK                  (0xff << 8)
65 #define RTC_STAT_NEW_REGS_OFFSET                8
66
67 #define RTC_MILLISECONDS_COUNT_MASK             0xffffffff
68 #define RTC_MILLISECONDS_COUNT_OFFSET           0
69
70 #define RTC_SECONDS_COUNT_MASK                  0xffffffff
71 #define RTC_SECONDS_COUNT_OFFSET                0
72
73 #define RTC_ALARM_VALUE_MASK                    0xffffffff
74 #define RTC_ALARM_VALUE_OFFSET                  0
75
76 #define RTC_WATCHDOG_COUNT_MASK                 0xffffffff
77 #define RTC_WATCHDOG_COUNT_OFFSET               0
78
79 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_MASK   (0xf << 28)
80 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_OFFSET 28
81 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V83   (0x0 << 28)
82 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V78   (0x1 << 28)
83 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V73   (0x2 << 28)
84 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V68   (0x3 << 28)
85 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V62   (0x4 << 28)
86 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V57   (0x5 << 28)
87 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V52   (0x6 << 28)
88 #define RTC_PERSISTENT0_ADJ_POSLIMITBUCK_2V48   (0x7 << 28)
89 #define RTC_PERSISTENT0_EXTERNAL_RESET          (1 << 21)
90 #define RTC_PERSISTENT0_THERMAL_RESET           (1 << 20)
91 #define RTC_PERSISTENT0_ENABLE_LRADC_PWRUP      (1 << 18)
92 #define RTC_PERSISTENT0_AUTO_RESTART            (1 << 17)
93 #define RTC_PERSISTENT0_DISABLE_PSWITCH         (1 << 16)
94 #define RTC_PERSISTENT0_LOWERBIAS_MASK          (0xf << 14)
95 #define RTC_PERSISTENT0_LOWERBIAS_OFFSET        14
96 #define RTC_PERSISTENT0_LOWERBIAS_NOMINAL       (0x0 << 14)
97 #define RTC_PERSISTENT0_LOWERBIAS_M25P          (0x1 << 14)
98 #define RTC_PERSISTENT0_LOWERBIAS_M50P          (0x3 << 14)
99 #define RTC_PERSISTENT0_DISABLE_XTALOK          (1 << 13)
100 #define RTC_PERSISTENT0_MSEC_RES_MASK           (0x1f << 8)
101 #define RTC_PERSISTENT0_MSEC_RES_OFFSET         8
102 #define RTC_PERSISTENT0_MSEC_RES_1MS            (0x01 << 8)
103 #define RTC_PERSISTENT0_MSEC_RES_2MS            (0x02 << 8)
104 #define RTC_PERSISTENT0_MSEC_RES_4MS            (0x04 << 8)
105 #define RTC_PERSISTENT0_MSEC_RES_8MS            (0x08 << 8)
106 #define RTC_PERSISTENT0_MSEC_RES_16MS           (0x10 << 8)
107 #define RTC_PERSISTENT0_ALARM_WAKE              (1 << 7)
108 #define RTC_PERSISTENT0_XTAL32_FREQ             (1 << 6)
109 #define RTC_PERSISTENT0_XTAL32KHZ_PWRUP         (1 << 5)
110 #define RTC_PERSISTENT0_XTAL24KHZ_PWRUP         (1 << 4)
111 #define RTC_PERSISTENT0_LCK_SECS                (1 << 3)
112 #define RTC_PERSISTENT0_ALARM_EN                (1 << 2)
113 #define RTC_PERSISTENT0_ALARM_WAKE_EN           (1 << 1)
114 #define RTC_PERSISTENT0_CLOCKSOURCE             (1 << 0)
115
116 #define RTC_PERSISTENT1_GENERAL_MASK            0xffffffff
117 #define RTC_PERSISTENT1_GENERAL_OFFSET          0
118 #define RTC_PERSISTENT1_GENERAL_OTG_ALT_ROLE    0x0080
119 #define RTC_PERSISTENT1_GENERAL_OTG_HNP         0x0100
120 #define RTC_PERSISTENT1_GENERAL_USB_LPM         0x0200
121 #define RTC_PERSISTENT1_GENERAL_SKIP_CHECKDISK  0x0400
122 #define RTC_PERSISTENT1_GENERAL_USB_BOOT_PLAYER 0x0800
123 #define RTC_PERSISTENT1_GENERAL_ENUM_500MA_2X   0x1000
124
125 #define RTC_PERSISTENT2_GENERAL_MASK            0xffffffff
126 #define RTC_PERSISTENT2_GENERAL_OFFSET          0
127
128 #define RTC_PERSISTENT3_GENERAL_MASK            0xffffffff
129 #define RTC_PERSISTENT3_GENERAL_OFFSET          0
130
131 #define RTC_PERSISTENT4_GENERAL_MASK            0xffffffff
132 #define RTC_PERSISTENT4_GENERAL_OFFSET          0
133
134 #define RTC_PERSISTENT5_GENERAL_MASK            0xffffffff
135 #define RTC_PERSISTENT5_GENERAL_OFFSET          0
136
137 #define RTC_DEBUG_WATCHDOG_RESET_MASK           (1 << 1)
138 #define RTC_DEBUG_WATCHDOG_RESET                (1 << 0)
139
140 #define RTC_VERSION_MAJOR_MASK                  (0xff << 24)
141 #define RTC_VERSION_MAJOR_OFFSET                24
142 #define RTC_VERSION_MINOR_MASK                  (0xff << 16)
143 #define RTC_VERSION_MINOR_OFFSET                16
144 #define RTC_VERSION_STEP_MASK                   0xffff
145 #define RTC_VERSION_STEP_OFFSET                 0
146
147 #endif  /* __MX28_REGS_RTC_H__ */