arch/arm/imx-common/iomux-v3.c

   1 /*
   2  * Based on the iomux-v3.c from Linux kernel:
   3  * Copyright (C) 2008 by Sascha Hauer <kernel@pengutronix.de>
   4  * Copyright (C) 2009 by Jan Weitzel Phytec Messtechnik GmbH,
   5  *                       <armlinux@phytec.de>
   6  *
   7  * Copyright (C) 2004-2011 Freescale Semiconductor, Inc.
   8  *
   9  * SPDX-License-Identifier:     GPL-2.0+
  10  */
  11 #include <common.h>
  12 #include <asm/io.h>
  13 #include <asm/arch/imx-regs.h>
  14 #if !defined(CONFIG_MX25) && !defined(CONFIG_VF610)
  15 #include <asm/arch/sys_proto.h>
  16 #endif
  17 #include <asm/imx-common/iomux-v3.h>
  18
  19 static void *base = (void *)IOMUXC_BASE_ADDR;
  20
  21 /*
  22  * configures a single pad in the iomuxer
  23  */
  24 void imx_iomux_v3_setup_pad(iomux_v3_cfg_t pad)
  25 {
  26         u32 mux_ctrl_ofs = (pad & MUX_CTRL_OFS_MASK) >> MUX_CTRL_OFS_SHIFT;
  27         u32 mux_mode = (pad & MUX_MODE_MASK) >> MUX_MODE_SHIFT;
  28         u32 sel_input_ofs =
  29                 (pad & MUX_SEL_INPUT_OFS_MASK) >> MUX_SEL_INPUT_OFS_SHIFT;
  30         u32 sel_input =
  31                 (pad & MUX_SEL_INPUT_MASK) >> MUX_SEL_INPUT_SHIFT;
  32         u32 pad_ctrl_ofs =
  33                 (pad & MUX_PAD_CTRL_OFS_MASK) >> MUX_PAD_CTRL_OFS_SHIFT;
  34         u32 pad_ctrl = (pad & MUX_PAD_CTRL_MASK) >> MUX_PAD_CTRL_SHIFT;
  35
  36 #if defined CONFIG_MX6SL
  37         /* Check whether LVE bit needs to be set */
  38         if (pad_ctrl & PAD_CTL_LVE) {
  39                 pad_ctrl &= ~PAD_CTL_LVE;
  40                 pad_ctrl |= PAD_CTL_LVE_BIT;
  41         }
  42 #endif
  43
  44 #ifdef CONFIG_IOMUX_LPSR
  45         u32 lpsr = (pad & MUX_MODE_LPSR) >> MUX_MODE_SHIFT;
  46
  47         if (lpsr == IOMUX_CONFIG_LPSR) {
  48                 base = (void *)IOMUXC_LPSR_BASE_ADDR;
  49                 mux_mode &= ~IOMUX_CONFIG_LPSR;
  50                 /* set daisy chain sel_input */
  51                 if (sel_input_ofs)
  52                         sel_input_ofs += IOMUX_LPSR_SEL_INPUT_OFS;
  53         }
  54 #endif
  55
  56         if (mux_ctrl_ofs)
  57                 __raw_writel(mux_mode, base + mux_ctrl_ofs);
  58
  59         if (sel_input_ofs)
  60                 __raw_writel(sel_input, base + sel_input_ofs);
  61
  62 #ifdef CONFIG_IOMUX_SHARE_CONF_REG
  63         if (!(pad_ctrl & NO_PAD_CTRL))
  64                 __raw_writel((mux_mode << PAD_MUX_MODE_SHIFT) | pad_ctrl,
  65                         base + pad_ctrl_ofs);
  66 #else
  67         if (!(pad_ctrl & NO_PAD_CTRL) && pad_ctrl_ofs)
  68                 __raw_writel(pad_ctrl, base + pad_ctrl_ofs);
  69 #endif
  70
  71 #ifdef CONFIG_IOMUX_LPSR
  72         if (lpsr == IOMUX_CONFIG_LPSR)
  73                 base = (void *)IOMUXC_BASE_ADDR;
  74 #endif
  75
  76 }
  77
  78 /* configures a list of pads within declared with IOMUX_PADS macro */
  79 void imx_iomux_v3_setup_multiple_pads(iomux_v3_cfg_t const *pad_list,
  80                                       unsigned count)
  81 {
  82         iomux_v3_cfg_t const *p = pad_list;
  83         int stride;
  84         int i;
  85
  86 #if defined(CONFIG_MX6QDL)
  87         stride = 2;
  88         if (!is_cpu_type(MXC_CPU_MX6Q) && !is_cpu_type(MXC_CPU_MX6D))
  89                 p += 1;
  90 #else
  91         stride = 1;
  92 #endif
  93         for (i = 0; i < count; i++) {
  94                 imx_iomux_v3_setup_pad(*p);
  95                 p += stride;
  96         }
  97 }
  98
  99 void imx_iomux_set_gpr_register(int group, int start_bit,
 100                                         int num_bits, int value)
 101 {
 102         int i = 0;
 103         u32 reg;
 104         reg = readl(base + group * 4);
 105         while (num_bits) {
 106                 reg &= ~(1<<(start_bit + i));
 107                 i++;
 108                 num_bits--;
 109         }
 110         reg |= (value << start_bit);
 111         writel(reg, base + group * 4);
 112 }
 113
 114 #ifdef CONFIG_IOMUX_SHARE_CONF_REG
 115 void imx_iomux_gpio_set_direction(unsigned int gpio,
 116                                 unsigned int direction)
 117 {
 118         u32 reg;
 119         /*
 120          * Only on Vybrid the input/output buffer enable flags
 121          * are part of the shared mux/conf register.
 122          */
 123         reg = readl(base + (gpio << 2));
 124
 125         if (direction)
 126                 reg |= 0x2;
 127         else
 128                 reg &= ~0x2;
 129
 130         writel(reg, base + (gpio << 2));
 131 }
 132
 133 void imx_iomux_gpio_get_function(unsigned int gpio, u32 *gpio_state)
 134 {
 135         *gpio_state = readl(base + (gpio << 2)) &
 136                 ((0X07 << PAD_MUX_MODE_SHIFT) | PAD_CTL_OBE_IBE_ENABLE);
 137 }
 138 #endif