arch/arm/cpu/armv7/sunxi/board.c

   1 /*
   2  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
   3  *
   4  * (C) Copyright 2007-2011
   5  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   6  * Tom Cubie <tangliang@allwinnertech.com>
   7  *
   8  * Some init for sunxi platform.
   9  *
  10  * SPDX-License-Identifier:     GPL-2.0+
  11  */
  12
  13 #include <common.h>
  14 #include <i2c.h>
  15 #include <netdev.h>
  16 #include <miiphy.h>
  17 #include <serial.h>
  18 #ifdef CONFIG_SPL_BUILD
  19 #include <spl.h>
  20 #endif
  21 #include <asm/gpio.h>
  22 #include <asm/io.h>
  23 #include <asm/arch/clock.h>
  24 #include <asm/arch/gpio.h>
  25 #include <asm/arch/sys_proto.h>
  26 #include <asm/arch/timer.h>
  27
  28 #include <linux/compiler.h>
  29
  30 struct fel_stash {
  31         uint32_t sp;
  32         uint32_t lr;
  33         uint32_t cpsr;
  34         uint32_t sctlr;
  35         uint32_t vbar;
  36         uint32_t cr;
  37 };
  38
  39 struct fel_stash fel_stash __attribute__((section(".data")));
  40
  41 static int gpio_init(void)
  42 {
  43 #if CONFIG_CONS_INDEX == 1 && defined(CONFIG_UART0_PORT_F)
  44 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
  45         /* disable GPB22,23 as uart0 tx,rx to avoid conflict */
  46         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUNXI_GPIO_INPUT);
  47         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUNXI_GPIO_INPUT);
  48 #endif
  49 #if defined(CONFIG_MACH_SUN8I)
  50         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUN8I_GPF_UART0_TX);
  51         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUN8I_GPF_UART0_RX);
  52 #else
  53         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUNXI_GPF_UART0_TX);
  54         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUNXI_GPF_UART0_RX);
  55 #endif
  56         sunxi_gpio_set_pull(SUNXI_GPF(4), 1);
  57 #elif CONFIG_CONS_INDEX == 1 && (defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I))
  58         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB_UART0);
  59         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB_UART0);
  60         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
  61 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN5I)
  62         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB_UART0);
  63         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB_UART0);
  64         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
  65 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN6I)
  66         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH_UART0);
  67         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH_UART0);
  68         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
  69 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_MACH_SUN5I)
  70         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG_UART1);
  71         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG_UART1);
  72         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
  73 #elif CONFIG_CONS_INDEX == 5 && defined(CONFIG_MACH_SUN8I)
  74         sunxi_gpio_set_cfgpin(SUNXI_GPL(2), SUN8I_GPL_R_UART);
  75         sunxi_gpio_set_cfgpin(SUNXI_GPL(3), SUN8I_GPL_R_UART);
  76         sunxi_gpio_set_pull(SUNXI_GPL(3), SUNXI_GPIO_PULL_UP);
  77 #else
  78 #error Unsupported console port number. Please fix pin mux settings in board.c
  79 #endif
  80
  81         return 0;
  82 }
  83
  84 void spl_board_load_image(void)
  85 {
  86         debug("Returning to FEL sp=%x, lr=%x\n", fel_stash.sp, fel_stash.lr);
  87         return_to_fel(fel_stash.sp, fel_stash.lr);
  88 }
  89
  90 void s_init(void)
  91 {
  92 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I
  93         /* Magic (undocmented) value taken from boot0, without this DRAM
  94          * access gets messed up (seems cache related) */
  95         setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0x1800);
  96 #endif
  97 #if !defined CONFIG_SPL_BUILD && (defined CONFIG_MACH_SUN7I || \
  98                 defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I)
  99         /* Enable SMP mode for CPU0, by setting bit 6 of Auxiliary Ctl reg */
 100         asm volatile(
 101                 "mrc p15, 0, r0, c1, c0, 1\n"
 102                 "orr r0, r0, #1 << 6\n"
 103                 "mcr p15, 0, r0, c1, c0, 1\n");
 104 #endif
 105
 106         clock_init();
 107         timer_init();
 108         gpio_init();
 109         i2c_init_board();
 110 }
 111
 112 #ifdef CONFIG_SPL_BUILD
 113 /* The sunxi internal brom will try to loader external bootloader
 114  * from mmc0, nand flash, mmc2.
 115  * Unfortunately we can't check how SPL was loaded so assume
 116  * it's always the first SD/MMC controller
 117  */
 118 u32 spl_boot_device(void)
 119 {
 120 #ifdef CONFIG_SPL_FEL
 121         /*
 122          * This is the legacy compile time configuration for a special FEL
 123          * enabled build. It has many restrictions and can only boot over USB.
 124          */
 125         return BOOT_DEVICE_BOARD;
 126 #else
 127         /*
 128          * When booting from the SD card, the "eGON.BT0" signature is expected
 129          * to be found in memory at the address 0x0004 (see the "mksunxiboot"
 130          * tool, which generates this header).
 131          *
 132          * When booting in the FEL mode over USB, this signature is patched in
 133          * memory and replaced with something else by the 'fel' tool. This other
 134          * signature is selected in such a way, that it can't be present in a
 135          * valid bootable SD card image (because the BROM would refuse to
 136          * execute the SPL in this case).
 137          *
 138          * This branch is just making a decision at runtime whether to load
 139          * the main u-boot binary from the SD card (if the "eGON.BT0" signature
 140          * is found) or return to the FEL code in the BROM to wait and receive
 141          * the main u-boot binary over USB.
 142          */
 143         if (readl(4) == 0x4E4F4765 && readl(8) == 0x3054422E) /* eGON.BT0 */
 144                 return BOOT_DEVICE_MMC1;
 145         else
 146                 return BOOT_DEVICE_BOARD;
 147 #endif
 148 }
 149
 150 /* No confirmation data available in SPL yet. Hardcode bootmode */
 151 u32 spl_boot_mode(void)
 152 {
 153         return MMCSD_MODE_RAW;
 154 }
 155
 156 void board_init_f(ulong dummy)
 157 {
 158         preloader_console_init();
 159
 160 #ifdef CONFIG_SPL_I2C_SUPPORT
 161         /* Needed early by sunxi_board_init if PMU is enabled */
 162         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
 163 #endif
 164         sunxi_board_init();
 165
 166         /* Clear the BSS. */
 167         memset(__bss_start, 0, __bss_end - __bss_start);
 168
 169         board_init_r(NULL, 0);
 170 }
 171 #endif
 172
 173 void reset_cpu(ulong addr)
 174 {
 175 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN5I) || defined(CONFIG_MACH_SUN7I)
 176         static const struct sunxi_wdog *wdog =
 177                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 178
 179         /* Set the watchdog for its shortest interval (.5s) and wait */
 180         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 181         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 182
 183         while (1) {
 184                 /* sun5i sometimes gets stuck without this */
 185                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 186         }
 187 #else /* CONFIG_MACH_SUN6I || CONFIG_MACH_SUN8I || .. */
 188         static const struct sunxi_wdog *wdog =
 189                  ((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 190
 191         /* Set the watchdog for its shortest interval (.5s) and wait */
 192         writel(WDT_CFG_RESET, &wdog->cfg);
 193         writel(WDT_MODE_EN, &wdog->mode);
 194         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 195 #endif
 196 }
 197
 198 #ifndef CONFIG_SYS_DCACHE_OFF
 199 void enable_caches(void)
 200 {
 201         /* Enable D-cache. I-cache is already enabled in start.S */
 202         dcache_enable();
 203 }
 204 #endif
 205
 206 #ifdef CONFIG_CMD_NET
 207 /*
 208  * Initializes on-chip ethernet controllers.
 209  * to override, implement board_eth_init()
 210  */
 211 int cpu_eth_init(bd_t *bis)
 212 {
 213         __maybe_unused int rc;
 214
 215 #ifdef CONFIG_MACPWR
 216         gpio_direction_output(CONFIG_MACPWR, 1);
 217         mdelay(200);
 218 #endif
 219
 220 #ifdef CONFIG_SUNXI_EMAC
 221         rc = sunxi_emac_initialize(bis);
 222         if (rc < 0) {
 223                 printf("sunxi: failed to initialize emac\n");
 224                 return rc;
 225         }
 226 #endif
 227
 228 #ifdef CONFIG_SUNXI_GMAC
 229         rc = sunxi_gmac_initialize(bis);
 230         if (rc < 0) {
 231                 printf("sunxi: failed to initialize gmac\n");
 232                 return rc;
 233         }
 234 #endif
 235
 236         return 0;
 237 }
 238 #endif