ARM: sunxi: Add basic A23 support
[oweals/u-boot.git] / arch / arm / cpu / armv7 / sunxi / board.c
1 /*
2  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
3  *
4  * (C) Copyright 2007-2011
5  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
6  * Tom Cubie <tangliang@allwinnertech.com>
7  *
8  * Some init for sunxi platform.
9  *
10  * SPDX-License-Identifier:     GPL-2.0+
11  */
12
13 #include <common.h>
14 #include <i2c.h>
15 #include <netdev.h>
16 #include <miiphy.h>
17 #include <serial.h>
18 #ifdef CONFIG_SPL_BUILD
19 #include <spl.h>
20 #endif
21 #include <asm/gpio.h>
22 #include <asm/io.h>
23 #include <asm/arch/clock.h>
24 #include <asm/arch/gpio.h>
25 #include <asm/arch/sys_proto.h>
26 #include <asm/arch/timer.h>
27
28 #include <linux/compiler.h>
29
30 #ifdef CONFIG_SPL_BUILD
31 /* Pointer to the global data structure for SPL */
32 DECLARE_GLOBAL_DATA_PTR;
33
34 /* The sunxi internal brom will try to loader external bootloader
35  * from mmc0, nand flash, mmc2.
36  * Unfortunately we can't check how SPL was loaded so assume
37  * it's always the first SD/MMC controller
38  */
39 u32 spl_boot_device(void)
40 {
41         return BOOT_DEVICE_MMC1;
42 }
43
44 /* No confirmation data available in SPL yet. Hardcode bootmode */
45 u32 spl_boot_mode(void)
46 {
47         return MMCSD_MODE_RAW;
48 }
49 #endif
50
51 int gpio_init(void)
52 {
53 #if CONFIG_CONS_INDEX == 1 && defined(CONFIG_UART0_PORT_F)
54 #if defined(CONFIG_SUN4I) || defined(CONFIG_SUN7I)
55         /* disable GPB22,23 as uart0 tx,rx to avoid conflict */
56         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUNXI_GPIO_INPUT);
57         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUNXI_GPIO_INPUT);
58 #endif
59         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUNXI_GPF2_UART0_TX);
60         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUNXI_GPF4_UART0_RX);
61         sunxi_gpio_set_pull(SUNXI_GPF(4), 1);
62 #elif CONFIG_CONS_INDEX == 1 && (defined(CONFIG_SUN4I) || defined(CONFIG_SUN7I))
63         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB22_UART0_TX);
64         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB23_UART0_RX);
65         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
66 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_SUN5I)
67         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB19_UART0_TX);
68         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB20_UART0_RX);
69         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
70 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_SUN6I)
71         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH20_UART0_TX);
72         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH21_UART0_RX);
73         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
74 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_SUN5I)
75         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG3_UART1_TX);
76         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG4_UART1_RX);
77         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
78 #else
79 #error Unsupported console port number. Please fix pin mux settings in board.c
80 #endif
81
82         return 0;
83 }
84
85 void reset_cpu(ulong addr)
86 {
87 #if defined(CONFIG_SUN4I) || defined(CONFIG_SUN5I) || defined(CONFIG_SUN7I)
88         static const struct sunxi_wdog *wdog =
89                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
90
91         /* Set the watchdog for its shortest interval (.5s) and wait */
92         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
93         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
94
95         while (1) {
96                 /* sun5i sometimes gets stuck without this */
97                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
98         }
99 #else /* CONFIG_SUN6I || CONFIG_SUN8I || .. */
100         static const struct sunxi_wdog *wdog =
101                  ((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
102
103         /* Set the watchdog for its shortest interval (.5s) and wait */
104         writel(WDT_CFG_RESET, &wdog->cfg);
105         writel(WDT_MODE_EN, &wdog->mode);
106         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
107 #endif
108 }
109
110 /* do some early init */
111 void s_init(void)
112 {
113 #if !defined CONFIG_SPL_BUILD && (defined CONFIG_SUN7I || \
114                 defined CONFIG_SUN6I || defined CONFIG_SUN8I)
115         /* Enable SMP mode for CPU0, by setting bit 6 of Auxiliary Ctl reg */
116         asm volatile(
117                 "mrc p15, 0, r0, c1, c0, 1\n"
118                 "orr r0, r0, #1 << 6\n"
119                 "mcr p15, 0, r0, c1, c0, 1\n");
120 #endif
121
122         clock_init();
123         timer_init();
124         gpio_init();
125         i2c_init_board();
126
127 #ifdef CONFIG_SPL_BUILD
128         gd = &gdata;
129         preloader_console_init();
130
131 #ifdef CONFIG_SPL_I2C_SUPPORT
132         /* Needed early by sunxi_board_init if PMU is enabled */
133         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
134 #endif
135         sunxi_board_init();
136 #endif
137 }
138
139 #ifndef CONFIG_SYS_DCACHE_OFF
140 void enable_caches(void)
141 {
142         /* Enable D-cache. I-cache is already enabled in start.S */
143         dcache_enable();
144 }
145 #endif
146
147 #ifdef CONFIG_CMD_NET
148 /*
149  * Initializes on-chip ethernet controllers.
150  * to override, implement board_eth_init()
151  */
152 int cpu_eth_init(bd_t *bis)
153 {
154         __maybe_unused int rc;
155
156 #ifdef CONFIG_MACPWR
157         gpio_direction_output(CONFIG_MACPWR, 1);
158         mdelay(200);
159 #endif
160
161 #ifdef CONFIG_SUNXI_EMAC
162         rc = sunxi_emac_initialize(bis);
163         if (rc < 0) {
164                 printf("sunxi: failed to initialize emac\n");
165                 return rc;
166         }
167 #endif
168
169 #ifdef CONFIG_SUNXI_GMAC
170         rc = sunxi_gmac_initialize(bis);
171         if (rc < 0) {
172                 printf("sunxi: failed to initialize gmac\n");
173                 return rc;
174         }
175 #endif
176
177         return 0;
178 }
179 #endif