arch/arm/cpu/armv7/sunxi/board.c

   1 /*
   2  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
   3  *
   4  * (C) Copyright 2007-2011
   5  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   6  * Tom Cubie <tangliang@allwinnertech.com>
   7  *
   8  * Some init for sunxi platform.
   9  *
  10  * SPDX-License-Identifier:     GPL-2.0+
  11  */
  12
  13 #include <common.h>
  14 #include <i2c.h>
  15 #include <netdev.h>
  16 #include <miiphy.h>
  17 #include <serial.h>
  18 #ifdef CONFIG_SPL_BUILD
  19 #include <spl.h>
  20 #endif
  21 #include <asm/gpio.h>
  22 #include <asm/io.h>
  23 #include <asm/arch/clock.h>
  24 #include <asm/arch/gpio.h>
  25 #include <asm/arch/sys_proto.h>
  26 #include <asm/arch/timer.h>
  27
  28 #include <linux/compiler.h>
  29
  30 #ifdef CONFIG_SPL_BUILD
  31 /* Pointer to the global data structure for SPL */
  32 DECLARE_GLOBAL_DATA_PTR;
  33
  34 /* The sunxi internal brom will try to loader external bootloader
  35  * from mmc0, nand flash, mmc2.
  36  * Unfortunately we can't check how SPL was loaded so assume
  37  * it's always the first SD/MMC controller
  38  */
  39 u32 spl_boot_device(void)
  40 {
  41         return BOOT_DEVICE_MMC1;
  42 }
  43
  44 /* No confirmation data available in SPL yet. Hardcode bootmode */
  45 u32 spl_boot_mode(void)
  46 {
  47         return MMCSD_MODE_RAW;
  48 }
  49 #endif
  50
  51 int gpio_init(void)
  52 {
  53 #if CONFIG_CONS_INDEX == 1 && (defined(CONFIG_SUN4I) || defined(CONFIG_SUN7I))
  54         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB22_UART0_TX);
  55         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB23_UART0_RX);
  56         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
  57 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_SUN5I)
  58         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB19_UART0_TX);
  59         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB20_UART0_RX);
  60         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
  61 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_SUN6I)
  62         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH20_UART0_TX);
  63         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH21_UART0_RX);
  64         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
  65 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_SUN5I)
  66         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG3_UART1_TX);
  67         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG4_UART1_RX);
  68         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
  69 #else
  70 #error Unsupported console port number. Please fix pin mux settings in board.c
  71 #endif
  72
  73         return 0;
  74 }
  75
  76 void reset_cpu(ulong addr)
  77 {
  78         static const struct sunxi_wdog *wdog =
  79                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
  80
  81         /* Set the watchdog for its shortest interval (.5s) and wait */
  82         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
  83         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
  84
  85         while (1) {
  86                 /* sun5i sometimes gets stuck without this */
  87                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
  88         }
  89 }
  90
  91 /* do some early init */
  92 void s_init(void)
  93 {
  94 #if !defined CONFIG_SPL_BUILD && (defined CONFIG_SUN7I || defined CONFIG_SUN6I)
  95         /* Enable SMP mode for CPU0, by setting bit 6 of Auxiliary Ctl reg */
  96         asm volatile(
  97                 "mrc p15, 0, r0, c1, c0, 1\n"
  98                 "orr r0, r0, #1 << 6\n"
  99                 "mcr p15, 0, r0, c1, c0, 1\n");
 100 #endif
 101
 102         clock_init();
 103         timer_init();
 104         gpio_init();
 105         i2c_init_board();
 106
 107 #ifdef CONFIG_SPL_BUILD
 108         gd = &gdata;
 109         preloader_console_init();
 110
 111 #ifdef CONFIG_SPL_I2C_SUPPORT
 112         /* Needed early by sunxi_board_init if PMU is enabled */
 113         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
 114 #endif
 115         sunxi_board_init();
 116 #endif
 117 }
 118
 119 #ifndef CONFIG_SYS_DCACHE_OFF
 120 void enable_caches(void)
 121 {
 122         /* Enable D-cache. I-cache is already enabled in start.S */
 123         dcache_enable();
 124 }
 125 #endif
 126
 127 #ifdef CONFIG_CMD_NET
 128 /*
 129  * Initializes on-chip ethernet controllers.
 130  * to override, implement board_eth_init()
 131  */
 132 int cpu_eth_init(bd_t *bis)
 133 {
 134         __maybe_unused int rc;
 135
 136 #ifdef CONFIG_MACPWR
 137         gpio_direction_output(CONFIG_MACPWR, 1);
 138         mdelay(200);
 139 #endif
 140
 141 #ifdef CONFIG_SUNXI_EMAC
 142         rc = sunxi_emac_initialize(bis);
 143         if (rc < 0) {
 144                 printf("sunxi: failed to initialize emac\n");
 145                 return rc;
 146         }
 147 #endif
 148
 149 #ifdef CONFIG_SUNXI_GMAC
 150         rc = sunxi_gmac_initialize(bis);
 151         if (rc < 0) {
 152                 printf("sunxi: failed to initialize gmac\n");
 153                 return rc;
 154         }
 155 #endif
 156
 157         return 0;
 158 }
 159 #endif