arch/arm/cpu/arm926ejs/mx25/generic.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2009 DENX Software Engineering
   4  * Author: John Rigby <jrigby@gmail.com>
   5  *
   6  * Based on mx27/generic.c:
   7  *  Copyright (c) 2008 Eric Jarrige <eric.jarrige@armadeus.org>
   8  *  Copyright (c) 2009 Ilya Yanok <yanok@emcraft.com>
   9  */
  10
  11 #include <common.h>
  12 #include <clock_legacy.h>
  13 #include <div64.h>
  14 #include <init.h>
  15 #include <net.h>
  16 #include <netdev.h>
  17 #include <vsprintf.h>
  18 #include <asm/io.h>
  19 #include <asm/arch-imx/cpu.h>
  20 #include <asm/arch/imx-regs.h>
  21 #include <asm/arch/clock.h>
  22
  23 #ifdef CONFIG_FSL_ESDHC_IMX
  24 #include <fsl_esdhc_imx.h>
  25
  26 DECLARE_GLOBAL_DATA_PTR;
  27 #endif
  28
  29 /*
  30  *  get the system pll clock in Hz
  31  *
  32  *                  mfi + mfn / (mfd +1)
  33  *  f = 2 * f_ref * --------------------
  34  *                        pd + 1
  35  */
  36 static unsigned int imx_decode_pll(unsigned int pll, unsigned int f_ref)
  37 {
  38         unsigned int mfi = (pll >> CCM_PLL_MFI_SHIFT)
  39             & CCM_PLL_MFI_MASK;
  40         int mfn = (pll >> CCM_PLL_MFN_SHIFT)
  41             & CCM_PLL_MFN_MASK;
  42         unsigned int mfd = (pll >> CCM_PLL_MFD_SHIFT)
  43             & CCM_PLL_MFD_MASK;
  44         unsigned int pd = (pll >> CCM_PLL_PD_SHIFT)
  45             & CCM_PLL_PD_MASK;
  46
  47         mfi = mfi <= 5 ? 5 : mfi;
  48         mfn = mfn >= 512 ? mfn - 1024 : mfn;
  49         mfd += 1;
  50         pd += 1;
  51
  52         return lldiv(2 * (u64) f_ref * (mfi * mfd + mfn),
  53                      mfd * pd);
  54 }
  55
  56 static ulong imx_get_mpllclk(void)
  57 {
  58         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  59         ulong fref = MXC_HCLK;
  60
  61         return imx_decode_pll(readl(&ccm->mpctl), fref);
  62 }
  63
  64 static ulong imx_get_upllclk(void)
  65 {
  66         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  67         ulong fref = MXC_HCLK;
  68
  69         return imx_decode_pll(readl(&ccm->upctl), fref);
  70 }
  71
  72 static ulong imx_get_armclk(void)
  73 {
  74         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  75         ulong cctl = readl(&ccm->cctl);
  76         ulong fref = imx_get_mpllclk();
  77         ulong div;
  78
  79         if (cctl & CCM_CCTL_ARM_SRC)
  80                 fref = lldiv((u64) fref * 3, 4);
  81
  82         div = ((cctl >> CCM_CCTL_ARM_DIV_SHIFT)
  83                & CCM_CCTL_ARM_DIV_MASK) + 1;
  84
  85         return fref / div;
  86 }
  87
  88 static ulong imx_get_ahbclk(void)
  89 {
  90         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  91         ulong cctl = readl(&ccm->cctl);
  92         ulong fref = imx_get_armclk();
  93         ulong div;
  94
  95         div = ((cctl >> CCM_CCTL_AHB_DIV_SHIFT)
  96                & CCM_CCTL_AHB_DIV_MASK) + 1;
  97
  98         return fref / div;
  99 }
 100
 101 static ulong imx_get_ipgclk(void)
 102 {
 103         return imx_get_ahbclk() / 2;
 104 }
 105
 106 static ulong imx_get_perclk(int clk)
 107 {
 108         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 109         ulong fref = readl(&ccm->mcr) & (1 << clk) ? imx_get_upllclk() :
 110                                                      imx_get_ahbclk();
 111         ulong div;
 112
 113         div = readl(&ccm->pcdr[CCM_PERCLK_REG(clk)]);
 114         div = ((div >> CCM_PERCLK_SHIFT(clk)) & CCM_PERCLK_MASK) + 1;
 115
 116         return fref / div;
 117 }
 118
 119 int imx_set_perclk(enum mxc_clock clk, bool from_upll, unsigned int freq)
 120 {
 121         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 122         ulong fref = from_upll ? imx_get_upllclk() : imx_get_ahbclk();
 123         ulong div = (fref + freq - 1) / freq;
 124
 125         if (clk > MXC_UART_CLK || !div || --div > CCM_PERCLK_MASK)
 126                 return -EINVAL;
 127
 128         clrsetbits_le32(&ccm->pcdr[CCM_PERCLK_REG(clk)],
 129                         CCM_PERCLK_MASK << CCM_PERCLK_SHIFT(clk),
 130                         div << CCM_PERCLK_SHIFT(clk));
 131         if (from_upll)
 132                 setbits_le32(&ccm->mcr, 1 << clk);
 133         else
 134                 clrbits_le32(&ccm->mcr, 1 << clk);
 135         return 0;
 136 }
 137
 138 unsigned int mxc_get_clock(enum mxc_clock clk)
 139 {
 140         if (clk >= MXC_CLK_NUM)
 141                 return -1;
 142         switch (clk) {
 143         case MXC_ARM_CLK:
 144                 return imx_get_armclk();
 145         case MXC_AHB_CLK:
 146                 return imx_get_ahbclk();
 147         case MXC_IPG_CLK:
 148         case MXC_CSPI_CLK:
 149         case MXC_FEC_CLK:
 150                 return imx_get_ipgclk();
 151         default:
 152                 return imx_get_perclk(clk);
 153         }
 154 }
 155
 156 u32 get_cpu_rev(void)
 157 {
 158         u32 srev;
 159         u32 system_rev = 0x25000;
 160
 161         /* read SREV register from IIM module */
 162         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 163         srev = readl(&iim->iim_srev);
 164
 165         switch (srev) {
 166         case 0x00:
 167                 system_rev |= CHIP_REV_1_0;
 168                 break;
 169         case 0x01:
 170                 system_rev |= CHIP_REV_1_1;
 171                 break;
 172         case 0x02:
 173                 system_rev |= CHIP_REV_1_2;
 174                 break;
 175         default:
 176                 system_rev |= 0x8000;
 177                 break;
 178         }
 179
 180         return system_rev;
 181 }
 182
 183 #if defined(CONFIG_DISPLAY_CPUINFO)
 184 static char *get_reset_cause(void)
 185 {
 186         /* read RCSR register from CCM module */
 187         struct ccm_regs *ccm =
 188                 (struct ccm_regs *)IMX_CCM_BASE;
 189
 190         u32 cause = readl(&ccm->rcsr) & 0x0f;
 191
 192         if (cause == 0)
 193                 return "POR";
 194         else if (cause == 1)
 195                 return "RST";
 196         else if ((cause & 2) == 2)
 197                 return "WDOG";
 198         else if ((cause & 4) == 4)
 199                 return "SW RESET";
 200         else if ((cause & 8) == 8)
 201                 return "JTAG";
 202         else
 203                 return "unknown reset";
 204
 205 }
 206
 207 int print_cpuinfo(void)
 208 {
 209         char buf[32];
 210         u32 cpurev = get_cpu_rev();
 211
 212         printf("CPU:   Freescale i.MX25 rev%d.%d%s at %s MHz\n",
 213                 (cpurev & 0xF0) >> 4, (cpurev & 0x0F),
 214                 ((cpurev & 0x8000) ? " unknown" : ""),
 215                 strmhz(buf, imx_get_armclk()));
 216         printf("Reset cause: %s\n", get_reset_cause());
 217         return 0;
 218 }
 219 #endif
 220
 221 #if defined(CONFIG_FEC_MXC)
 222 /*
 223  * Initializes on-chip ethernet controllers.
 224  * to override, implement board_eth_init()
 225  */
 226 int cpu_eth_init(bd_t *bis)
 227 {
 228         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 229         ulong val;
 230
 231         val = readl(&ccm->cgr0);
 232         val |= (1 << 23);
 233         writel(val, &ccm->cgr0);
 234         return fecmxc_initialize(bis);
 235 }
 236 #endif
 237
 238 int get_clocks(void)
 239 {
 240 #ifdef CONFIG_FSL_ESDHC_IMX
 241 #if CONFIG_SYS_FSL_ESDHC_ADDR == IMX_MMC_SDHC2_BASE
 242         gd->arch.sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
 243 #else
 244         gd->arch.sdhc_clk = mxc_get_clock(MXC_ESDHC1_CLK);
 245 #endif
 246 #endif
 247         return 0;
 248 }
 249
 250 #ifdef CONFIG_FSL_ESDHC_IMX
 251 /*
 252  * Initializes on-chip MMC controllers.
 253  * to override, implement board_mmc_init()
 254  */
 255 int cpu_mmc_init(bd_t *bis)
 256 {
 257         return fsl_esdhc_mmc_init(bis);
 258 }
 259 #endif
 260
 261 #ifdef CONFIG_FEC_MXC
 262 void imx_get_mac_from_fuse(int dev_id, unsigned char *mac)
 263 {
 264         int i;
 265         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 266         struct fuse_bank *bank = &iim->bank[0];
 267         struct fuse_bank0_regs *fuse =
 268                         (struct fuse_bank0_regs *)bank->fuse_regs;
 269
 270         for (i = 0; i < 6; i++)
 271                 mac[i] = readl(&fuse->mac_addr[i]) & 0xff;
 272 }
 273 #endif /* CONFIG_FEC_MXC */