2 * (C) Copyright 2007-2008
3 * Stelian Pop <stelian@popies.net>
4 * Lead Tech Design <www.leadtechdesign.com>
6 * SPDX-License-Identifier: GPL-2.0+
11 #include <asm/arch/at91_common.h>
12 #include <asm/arch/at91_pmc.h>
13 #include <asm/arch/gpio.h>
16 * if CONFIG_AT91_GPIO_PULLUP ist set, keep pullups on on all
17 * peripheral pins. Good to have if hardware is soldered optionally
18 * or in case of SPI no slave is selected. Avoid lines to float
19 * needlessly. Use a short local PUP define.
21 * Due to errata "TXD floats when CTS is inactive" pullups are always
24 #ifdef CONFIG_AT91_GPIO_PULLUP
25 # define PUP CONFIG_AT91_GPIO_PULLUP
30 void at91_serial0_hw_init(void)
32 at91_pmc_t *pmc = (at91_pmc_t *) ATMEL_BASE_PMC;
34 at91_set_a_periph(AT91_PIO_PORTB, 4, 1); /* TXD0 */
35 at91_set_a_periph(AT91_PIO_PORTB, 5, PUP); /* RXD0 */
36 writel(1 << ATMEL_ID_USART0, &pmc->pcer);
39 void at91_serial1_hw_init(void)
41 at91_pmc_t *pmc = (at91_pmc_t *) ATMEL_BASE_PMC;
43 at91_set_a_periph(AT91_PIO_PORTB, 6, 1); /* TXD1 */
44 at91_set_a_periph(AT91_PIO_PORTB, 7, PUP); /* RXD1 */
45 writel(1 << ATMEL_ID_USART1, &pmc->pcer);
48 void at91_serial2_hw_init(void)
50 at91_pmc_t *pmc = (at91_pmc_t *) ATMEL_BASE_PMC;
52 at91_set_a_periph(AT91_PIO_PORTB, 8, 1); /* TXD2 */
53 at91_set_a_periph(AT91_PIO_PORTB, 9, PUP); /* RXD2 */
54 writel(1 << ATMEL_ID_USART2, &pmc->pcer);
57 void at91_seriald_hw_init(void)
59 at91_pmc_t *pmc = (at91_pmc_t *) ATMEL_BASE_PMC;
61 at91_set_a_periph(AT91_PIO_PORTB, 14, PUP); /* DRXD */
62 at91_set_a_periph(AT91_PIO_PORTB, 15, 1); /* DTXD */
63 writel(1 << ATMEL_ID_SYS, &pmc->pcer);
66 #if defined(CONFIG_HAS_DATAFLASH) || defined(CONFIG_ATMEL_SPI)
67 void at91_spi0_hw_init(unsigned long cs_mask)
69 at91_pmc_t *pmc = (at91_pmc_t *) ATMEL_BASE_PMC;
71 at91_set_a_periph(AT91_PIO_PORTA, 0, PUP); /* SPI0_MISO */
72 at91_set_a_periph(AT91_PIO_PORTA, 1, PUP); /* SPI0_MOSI */
73 at91_set_a_periph(AT91_PIO_PORTA, 2, PUP); /* SPI0_SPCK */
76 writel(1 << ATMEL_ID_SPI0, &pmc->pcer);
78 if (cs_mask & (1 << 0)) {
79 at91_set_a_periph(AT91_PIO_PORTA, 3, 1);
81 if (cs_mask & (1 << 1)) {
82 at91_set_b_periph(AT91_PIO_PORTC, 11, 1);
84 if (cs_mask & (1 << 2)) {
85 at91_set_b_periph(AT91_PIO_PORTC, 16, 1);
87 if (cs_mask & (1 << 3)) {
88 at91_set_b_periph(AT91_PIO_PORTC, 17, 1);
90 if (cs_mask & (1 << 4)) {
91 at91_set_pio_output(AT91_PIO_PORTA, 3, 1);
93 if (cs_mask & (1 << 5)) {
94 at91_set_pio_output(AT91_PIO_PORTC, 11, 1);
96 if (cs_mask & (1 << 6)) {
97 at91_set_pio_output(AT91_PIO_PORTC, 16, 1);
99 if (cs_mask & (1 << 7)) {
100 at91_set_pio_output(AT91_PIO_PORTC, 17, 1);
104 void at91_spi1_hw_init(unsigned long cs_mask)
106 at91_pmc_t *pmc = (at91_pmc_t *) ATMEL_BASE_PMC;
108 at91_set_a_periph(AT91_PIO_PORTB, 0, PUP); /* SPI1_MISO */
109 at91_set_a_periph(AT91_PIO_PORTB, 1, PUP); /* SPI1_MOSI */
110 at91_set_a_periph(AT91_PIO_PORTB, 2, PUP); /* SPI1_SPCK */
113 writel(1 << ATMEL_ID_SPI1, &pmc->pcer);
115 if (cs_mask & (1 << 0)) {
116 at91_set_a_periph(AT91_PIO_PORTB, 3, 1);
118 if (cs_mask & (1 << 1)) {
119 at91_set_b_periph(AT91_PIO_PORTC, 5, 1);
121 if (cs_mask & (1 << 2)) {
122 at91_set_b_periph(AT91_PIO_PORTC, 4, 1);
124 if (cs_mask & (1 << 3)) {
125 at91_set_b_periph(AT91_PIO_PORTC, 3, 1);
127 if (cs_mask & (1 << 4)) {
128 at91_set_pio_output(AT91_PIO_PORTB, 3, 1);
130 if (cs_mask & (1 << 5)) {
131 at91_set_pio_output(AT91_PIO_PORTC, 5, 1);
133 if (cs_mask & (1 << 6)) {
134 at91_set_pio_output(AT91_PIO_PORTC, 4, 1);
136 if (cs_mask & (1 << 7)) {
137 at91_set_pio_output(AT91_PIO_PORTC, 3, 1);
143 void at91_macb_hw_init(void)
145 /* Enable EMAC clock */
146 struct at91_pmc *pmc = (struct at91_pmc *)ATMEL_BASE_PMC;
147 writel(1 << ATMEL_ID_EMAC0, &pmc->pcer);
149 at91_set_a_periph(AT91_PIO_PORTA, 19, 0); /* ETXCK_EREFCK */
150 at91_set_a_periph(AT91_PIO_PORTA, 17, 0); /* ERXDV */
151 at91_set_a_periph(AT91_PIO_PORTA, 14, 0); /* ERX0 */
152 at91_set_a_periph(AT91_PIO_PORTA, 15, 0); /* ERX1 */
153 at91_set_a_periph(AT91_PIO_PORTA, 18, 0); /* ERXER */
154 at91_set_a_periph(AT91_PIO_PORTA, 16, 0); /* ETXEN */
155 at91_set_a_periph(AT91_PIO_PORTA, 12, 0); /* ETX0 */
156 at91_set_a_periph(AT91_PIO_PORTA, 13, 0); /* ETX1 */
157 at91_set_a_periph(AT91_PIO_PORTA, 21, 0); /* EMDIO */
158 at91_set_a_periph(AT91_PIO_PORTA, 20, 0); /* EMDC */
161 at91_set_b_periph(AT91_PIO_PORTA, 28, 0); /* ECRS */
162 at91_set_b_periph(AT91_PIO_PORTA, 29, 0); /* ECOL */
163 at91_set_b_periph(AT91_PIO_PORTA, 25, 0); /* ERX2 */
164 at91_set_b_periph(AT91_PIO_PORTA, 26, 0); /* ERX3 */
165 at91_set_b_periph(AT91_PIO_PORTA, 27, 0); /* ERXCK */
166 #if defined(CONFIG_AT91SAM9260EK) || defined(CONFIG_AFEB9260)
168 * use PA10, PA11 for ETX2, ETX3.
169 * PA23 and PA24 are for TWI EEPROM
171 at91_set_b_periph(AT91_PIO_PORTA, 10, 0); /* ETX2 */
172 at91_set_b_periph(AT91_PIO_PORTA, 11, 0); /* ETX3 */
174 at91_set_b_periph(AT91_PIO_PORTA, 23, 0); /* ETX2 */
175 at91_set_b_periph(AT91_PIO_PORTA, 24, 0); /* ETX3 */
176 #if defined(CONFIG_AT91SAM9G20)
177 /* 9G20 BOOT ROM initializes those pins to multi-drive, undo that */
178 at91_set_pio_multi_drive(AT91_PIO_PORTA, 23, 0);
179 at91_set_pio_multi_drive(AT91_PIO_PORTA, 24, 0);
182 at91_set_b_periph(AT91_PIO_PORTA, 22, 0); /* ETXER */
187 #if defined(CONFIG_GENERIC_ATMEL_MCI)
188 void at91_mci_hw_init(void)
190 /* Enable mci clock */
191 struct at91_pmc *pmc = (struct at91_pmc *)ATMEL_BASE_PMC;
192 writel(1 << ATMEL_ID_MCI, &pmc->pcer);
194 at91_set_a_periph(AT91_PIO_PORTA, 8, 1); /* MCCK */
195 #if defined(CONFIG_ATMEL_MCI_PORTB)
196 at91_set_b_periph(AT91_PIO_PORTA, 1, 1); /* MCCDB */
197 at91_set_b_periph(AT91_PIO_PORTA, 0, 1); /* MCDB0 */
198 at91_set_b_periph(AT91_PIO_PORTA, 5, 1); /* MCDB1 */
199 at91_set_b_periph(AT91_PIO_PORTA, 4, 1); /* MCDB2 */
200 at91_set_b_periph(AT91_PIO_PORTA, 3, 1); /* MCDB3 */
202 at91_set_a_periph(AT91_PIO_PORTA, 7, 1); /* MCCDA */
203 at91_set_a_periph(AT91_PIO_PORTA, 6, 1); /* MCDA0 */
204 at91_set_a_periph(AT91_PIO_PORTA, 9, 1); /* MCDA1 */
205 at91_set_a_periph(AT91_PIO_PORTA, 10, 1); /* MCDA2 */
206 at91_set_a_periph(AT91_PIO_PORTA, 11, 1); /* MCDA3 */